CN1685488A - 包含薄膜晶体管的电子器件的制造方法 - Google Patents
包含薄膜晶体管的电子器件的制造方法 Download PDFInfo
- Publication number
- CN1685488A CN1685488A CNA038229331A CN03822933A CN1685488A CN 1685488 A CN1685488 A CN 1685488A CN A038229331 A CNA038229331 A CN A038229331A CN 03822933 A CN03822933 A CN 03822933A CN 1685488 A CN1685488 A CN 1685488A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- electrode
- semiconductor
- hydrogeneous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 27
- 229920000307 polymer substrate Polymers 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000004020 conductor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
Abstract
一种制造包含薄膜晶体管(42)的电子器件的方法，此方法包含在半导体层(10；20)上形成含氢层(22)，辐照此含氢层以便对此半导体层进行氢化，以及然后在半导体层上形成电极(24；26，28)。为氢提供了扩散长度短的直接路径，从而能够用比较少的高能量密度激光脉冲来进行半导体层的快速氢化。支持用的衬底(12)不被显著地加热，使得此方法特别适用于聚合物衬底上的TFT。半导体层的晶化和氢化能够在同一个辐照步骤中进行。
Description
本发明涉及到包含薄膜晶体管的电子器件的制造方法。
薄膜晶体管(TFT)及其制造方法在大面积电子器件中是众所周知的。其应用包括例如用作诸如显示器和图象传感器之类的有源矩阵器件中的开关元件，其中，TFT被排列在行和列阵列中并分别经由行和列地址导体组被选择信号和数据信号寻址。在改进TFT的性能特性以便产生质量更高的能够更快速被寻址、功耗更低、以及更可靠的有源矩阵器件方面，存在着很大的兴趣。
TFT的半导体层通常由氢化的非晶硅、多晶硅、或单晶硅组成。氢化发生在制造工艺的一些阶段中，并对半导体材料起电中性作用。这改善了TFT的特性，包括更高的载流子迁移率、更低的阈值电压、以及更低的泄漏电流。
通常借助于在氢气中将器件加热到大约250℃或更高的温度，或借助于在300℃或更高的温度下暴露于等离子体中的原子氢，来得到TFT的氢化。但对于使用诸如聚合物衬底之类的抗热性低的衬底来说，这些温度是太高了。
US 2002/0004289-A1公开了一种制造TFT的方法，其中，在电极被形成在半导体层的源区和漏区上之后，含氢的膜被形成在TFT上。此含氢的膜被脉冲激光束辐照，引起氢扩散到半导体层中。此步骤在低于衬底抗热温度的温度下执行。
但在US 2002/0004289-A1的方法中，在顶栅器件的情况下，氢必需在金属栅下方沿位于源区与漏区之间的半导体材料的有源沟道区的长度扩散，或在底栅器件的情况下，必需在氧化硅膜下方扩散。为了实现这一点而不将器件加热到过高的温度，需要大量低功率的激光脉冲。这降低了制造工艺的产率。
本发明的目的是提供一种改进了的制造TFT的方法。
本发明的另一目的是提供一种简化了的制造TFT的方法，其中缩短了半导体层氢化所需要的时间。
根据本发明，提供了一种制造包含薄膜晶体管的电子器件的方法，此晶体管包含栅电极以及源电极和漏电极、被栅绝缘层分隔于栅电极的半导体层、安排来控制流过源电极与漏电极之间的半导体层的沟道区的电流的栅电极，此方法包含下列步骤：
(a)-在衬底上形成半导体层；
(b)-在半导体层上形成含氢层；
(c)-用能量束辐照含氢层，以便氢化至少部分半导体层；以及
(d)-在半导体层上形成栅电极和/或源电极与漏电极。
此方法缩短了氢化周期，从而缩短了总的制造时间并降低了成本。在含氢层与沟道区之间不存在氢化过程中阻断了氢的扩散路径的插入层。因此，氢的扩散长度被缩短，为了将氢扩散到沟道区中所需要的能量束脉冲从而更少。而且，借助于在氢化步骤之后形成重叠的栅电极或源电极和漏电极，这些电极不经受入射能量束产生的热。这使得能够用强度更高的能量束来进行氢化，从而进一步降低了所需脉冲的数目。
在一个实施方案中，制作了顶栅TFT，其中，在步骤(d)中形成栅电极，且栅绝缘层包含含氢层。有利的是，此栅绝缘层还可以包含直接形成在半导体层上的第二绝缘层。第二绝缘层最好由不同于含氢层的材料组成。可以对半导体层进行图形化，以便形成半导体小岛，且栅绝缘层包含重叠半导体小岛的第一区和横向排列到半导体小岛一侧的第二区，其中，第一区的氢含量低于第二区的氢含量。有利的是，借助于使至少部分栅绝缘层也用来提供氢源而无须分离的含氢层，从而减少了制造步骤的数目。由于与诸如二氧化硅之类的大多数常规使用的栅绝缘层材料相比，氮化硅是天然富氢的并在给顶温度下包含较少的针孔缺陷，故含氢层最好包含氮化硅(SiNx)。而且，与二氧化硅相比，当在较低温度下淀积时，SiNx产生更好的台阶覆盖。
作为变通，此方法还可以包含下列步骤：(e)-清除含氢层，以及(f)-在步骤(d)之前，在半导体层上形成栅绝缘层。这提供了其栅绝缘层由不同于含氢层材料的更合适的材料组成的顶栅TFT。
在另一实施方案中，可以提供底栅TFT，其中，源电极和漏电极在步骤(d)中形成，此方法还包含步骤(g)-在步骤(d)之前清除含氢层。
半导体层一开始可以包含非晶硅，且其中，此方法还包含在步骤(c)之前用能量束辐照半导体层，以便多晶化至少部分半导体层。
作为变通，半导体层一开始包含非晶硅，且能量束在步骤(c)中至少多晶化部分半导体层。因此，至少半导体层的沟道区在单个辐照步骤中被多晶化和氢化，从而有利地减少了工艺步骤的数目。
下面参照附图来详细地描述本发明的各个实施例，在这些附图中：
图1a-1f示出了根据本发明第一实施方案的各个制造阶段中的TFT剖面；
图2a-2f示出了根据本发明第二实施方案的各个制造阶段中的TFT剖面；
图3a-3e示出了根据本发明第三实施方案的各个制造阶段中的TFT剖面；
图4示出了有源矩阵显示器件部分；而
图5示出了有源矩阵液晶显示(AMLCD)器件的剖面。
应该理解的是，这些附图仅仅是示意性的而没有按比例绘制，特别是各层的厚度剖面图更是如此。在所有附图中，相同的参考号被用来表示相同或相似的零件。
根据本发明以及根据本发明制造的薄膜晶体管(TFT)，能够构成有源矩阵器件的开关元件。下面用举例的方式来描述AMLCD器件。
TFT被安排在衬底上的矩阵阵列中，形成由正交的行和列导体组寻址的有源平板。熟知的淀积和光刻图形化技术被用来在衬底上形成各种导电的、绝缘的、以及半导电的材料薄膜层。顶栅和底栅晶体管的制造都要被描述。虽然附图仅仅示出了一种晶体管的剖面，但应该理解的是，这个TFT和寻址导体的整个阵列被同时形成在同一个衬底上。
现在参照图1a-1f来描述根据本发明的顶栅TFT的制造。首先，用PECVD方法在聚合物衬底12上淀积厚度约为500nm的二氧化硅保护性介质层11。与诸如玻璃之类的常规用于AMLCD衬底的其它材料相比，聚合物衬底12具有比较低的熔点。然后，如图1a所示，例如用低温等离子体CVD方法，在介质11上淀积非晶硅(a-Si)层10。此a-Si层的厚度约为40nm，并在稍后的阶段中形成TFT的可开关的沟道区。
然后，如图1b所示，借助于用来自激光能量密度为每平方厘米270-330毫焦耳的准分子激光器100的脉冲对a-Si层10进行辐照，此层被多晶化。硅层10的加热不足以使下方的聚合物衬底12熔化或形变。
然后用湿法腐蚀或干法腐蚀方法，将多晶硅层图形化成小岛20，此小岛20横行分隔于阵列中也由此腐蚀步骤形成的其它小岛。参照图1c，厚度为5-10nm的二氧化硅薄层21然后被淀积在整个衬底上，并将多晶硅小岛20覆盖。其上形成厚度约为10-100nm的氮化硅层22。氧化硅层21和氮化硅层22构成最终TFT的栅绝缘层，将多晶硅小岛20的沟道区分隔于上方的栅电极。
氮化硅层的氢含量约为10-20％原子比。这为下方多晶硅小岛20的氢化提供了氢源。氧化硅层21用来稳定与多晶硅小岛20的界面。
图1d示出了多晶硅小岛20的氢化。氮化硅层22被直接对其加热的脉冲激光束200辐照。多晶硅小岛20也被激光引起的氮化硅利用热传导的间接加热而被加热。这使氢从氮化硅层22扩散到下方的多晶硅小岛20中。在氮化硅层22上不存在易受热损伤的插入层，从而允许使用高的激光能量密度。而且，氮化硅层22紧邻多晶硅小岛20，为氢提供了短的扩散长度。因此，为了完全氢化此多晶硅小岛20，只需要比较少的高激光能量密度的激光脉冲。这些脉冲不足以使聚合物衬底12熔化或形变。
氢化工艺降低了位于多晶硅小岛上的氮化硅层22的氢含量。因此，图1中“A”所示的多晶硅小岛上方区域的氢含量低于“B”所示横向排列到半导体小岛一侧的区域的氢含量。
在氢化之后，氮化硅层原地保留以便形成栅绝缘层。然后，如图1e所示，借助于将金属层淀积和图形化成厚度为100-500nm，在多晶硅小岛上形成栅电极24。可以理解的是，在此步骤中，还形成了第一组寻址导体，各个导体延伸跨过衬底并连接到其各个栅电极行。然后淀积绝缘层(未示出)，以便提供二个相交的寻址导体组之间的隔离。
然后，借助于用栅电极24作为掩模，以常规的方式进行掺杂，在多晶硅小岛20中形成源区和漏区。然后用激光辐照这些区域，以便激活杂质(未示出)。
图1f示出了已经由淀积和图形化另一金属层而形成的源电极和漏电极26和28。分别各自通过氮化硅层22中的通道30在源区和漏区处与多晶硅小岛20接触。这就完成了TFT的制造。
然后，用熟知的方法来形成各个覆盖层，这些覆盖层确定了连接到阵列中各个TFT的第二组寻址导体和象素电极，从而完成AMLCD的有源平板。对于反射型AMLCD，金属电极、寻址导体及其连接典型地由铝组成，对于透射型AMLCD，则典型地由ITO或任何其它常规使用的材料或它们的组合形成。
现在参照图2a-2f来描述制造根据本发明的顶栅TFT的一种变通方法。以相似于上述实施方案的方式，a-Si层被淀积在(由被介质层11保护的)聚合物衬底12上。然后，如图2a所示，例如用腐蚀方法对a-Si层进行图形化，以便形成半导体小岛10。
然后如图2b所示，在整个衬底上淀积厚度约为100-500nm的富氢的氮化硅层22。这就直接在a-Si小岛上提供了含氢层。
图2c示出了在单个步骤中进行的a-Si小岛的多晶化和氢化。覆盖的氮化硅层被激光束200辐照，这间接地将非晶硅小岛加热到了足以对其进行退火的温度。在冷却时，硅小岛就变成多晶。而且，随着一开始包含在直接覆盖小岛的氮化硅层22中的氢扩散到相邻的多晶硅中，硅就被氢化。
借助于在单个激光步骤中对半导体层的退火和氢化，缩短了总的制造时间，从而降低了制造成本。
然后如图2d所示，用湿法腐蚀或干法腐蚀方法清除氮化硅层22，留下氢化了的多晶硅小岛20。然后如图2e所示，在整个衬底上淀积厚度约为10-100nm的二氧化硅层33。这就在完全构成了的器件中的多晶硅小岛20与相关的栅电极之间提供了栅绝缘层。
用干法腐蚀方法，在多晶硅小岛20的源区和漏区上方形成内含于栅绝缘层33中的通道30。然后以相似于上述第一实施方案的图2f所示的方式形成各个TFT的栅电极、源电极、以及漏电极24、26、以及28。
现在来描述根据本发明的底栅TFT。参照图3a，导电层被淀积在(由介质层11保护的)聚合物衬底12上，并被图形化以形成栅电极24。可以理解的是，矩阵中的所有栅电极都在此步骤中与相关的行地址导体(未示出)一起被形成。然后例如在整个衬底上形成厚度为10-100nm的二氧化硅栅绝缘层33。然后在栅绝缘层上淀积a-Si层，并对其进行图形化，以便在栅电极上方形成半导体小岛。栅绝缘层33用来在最终器件中将栅电极24隔离于有源小岛10。
然后，如图3b所示，借助于用激光束100辐照表面，a-Si小岛就被多晶化。
参照图3c，氮化硅层22然后被淀积在整个阵列上。此氮化硅22是富氢的，从而提供了多晶硅小岛20氢化所需的氢源。借助于用脉冲的激光束辐照氮化硅层22的表面而开始氢化。对器件叠层的加热使氢扩散跨越氮化硅层22与多晶硅小岛20之间的边界。
在氢化之后，如图3d所示，用干法腐蚀方法清除氮化硅层22。
然后，如图3e所示，例如借助于淀积和图形化ITO的导电层而形成各个TFT的源电极和漏电极26和28。
此实施方案的氢化和多晶化激光步骤可以变通地以氮化硅层22淀积之后的一个同时辐照的形式来进行，从而无须图3b所示的分隔的激光步骤。
上述实施方案的另一变种在氢化之后将氮化硅层22留在原处，以便钝化多晶硅小岛20的表面。在此情况下，源电极和漏电极通过氮化硅层22中的通道(未示出)而与半导体接触。
虽然上述各个实施方案已经被描述为具有多晶硅有源小岛，但预计其它的半导电材料也可以被使用。同样，诸如富氢的二氧化硅或SiON(氮氧化硅)之类的氮化硅之外的材料也能够被用于含氢层。
完成的其上具有连接的TFT阵列构成了部分AMLCD器件的有源平板。
参照图4和5，有源平板70包含液晶显示元件40的行和列阵列。为简化起见，此处仅仅示出了几个，但实际上可以有几百行和列的显示元件。这些显示元件各具有用作开关器件的相关TFT 42，并分别经由各组行和列地址导体44和46而被行和列驱动电路寻址。TFT 42的漏被连接到位于各个行和列地址导体的交点附近的各个显示电极48，而与各行显示元件10相关的所有TFT的栅被连接到同一个行地址导体44。与各列显示元件相关的所有TFT的源被连接到同一个列地址导体46。包括各组行和列地址导体44和46、TFT 42、以及图象元件电极48的有源矩阵电路66，被承载在聚合物衬底12上，一起构成了有源平板70。第二绝缘衬底62承载着阵列中所有显示元件共用的一个连续的透明电极56，一起构成了无源平板80。这被安排成分隔于聚合物衬底12，且二个衬底12和62环绕显示元件阵列的外围被密封在一起，并被隔距垫分隔开，以便确定一个其中包含液晶材料层75的封闭空间。各个显示元件电极48与公共电极56的重叠部分以及其间的液晶材料75，确定了一个光调制液晶盒。无源平板还包含也承载在第二衬底62上的偏振层68和滤色层69。
再次参照图4，行和列驱动电路50和55被集成在聚合物衬底12上，且特别包含用与形成开关元件42相同的工艺同时形成的TFT。在工作过程中，视频驱动信号经由衬底12边沿处的连接90，被馈送到驱动电路50和56。
参照图5，AMLCD器件60包含分隔于无源平板80的有源平板70。
如US-A-5130829仅仅用举例方法所述，此器件的工作遵循常规的操作规程。
虽然所述的各个实施方案涉及到AMLCD器件，但本发明同样可以应用于包含TFT的其它电子器件，且特别可以应用于采用多晶硅晶体管的任何现有的有源矩阵器件。本发明可以被应用于诸如其内容在此处被列为参考的EP-A-1116205所述的有源矩阵LED显示器件，以及诸如电致变色显示器件、电泳显示器件、电致发光显示器件之类的其它类型的有源矩阵显示器件。本发明还可以被应用于光学图象传感阵列器件以及电容型指纹传感器件。
因此，总之本发明提供了一种制造包含薄膜晶体管的电子器件的方法，此方法包含在半导体层上形成含氢层，辐照此含氢层以便对此半导体层进行氢化，以及在半导体层上形成电极。为氢提供了扩散长度短的直接路径，从而能够以比较少的高能量密度激光脉冲来进行半导体层的快速氢化。支持用的衬底不被显著地加热，使得此方法特别适用于聚合物衬底上的TFT。半导体层的晶化和氢化能够在同一个辐照步骤中进行。
阅读本公开之后，对于本技术领域的熟练人员来说，其它的修正是显而易见的。这些修正可能涉及到采用柔性衬底及其组成部分的薄膜晶体管领域中已知的且可以被用来取代或增加此处已经描述的特点的其它一些特点。
Claims (10)
1.一种制造包含薄膜晶体管42的电子器件的方法，此晶体管包含栅电极24以及源电极和漏电极26和28；被栅绝缘层21、22、23分隔于栅电极的半导体层10，20；安排来控制流过源电极与漏电极26、28之间的半导体层的沟道区的电流的栅电极24，此方法包含下列步骤：
(a)-在衬底12上形成半导体层10，20；
(b)-在半导体层上形成含氢层22；
(c)-用能量束200辐照含氢层，以便氢化至少部分半导体层；以及
(d)-在半导体层上形成栅电极24和/或源电极与漏电极26，28。
2.根据权利要求1的方法，其中，在步骤(d)中形成栅电极24，且栅绝缘层包含含氢层22。
3.根据权利要求2的方法，其中，栅绝缘层还包含直接形成在半导体层上的第二绝缘层21。
4.根据权利要求1的方法，其中，在步骤(d)中形成栅电极24，此方法还包含下列步骤：
(e)-清除含氢层22，以及
(f)-在步骤(d)之前，在半导体层上形成栅绝缘层33。
5.根据权利要求1的方法，其中，源电极和漏电极在步骤(d)中形成，此方法还包含步骤
(g)-在步骤(d)之前清除含氢层22。
6.根据前述任何一个权利要求的方法，其中，所述含氢层22包含氮化硅。
7.根据前述任何一个权利要求的方法，其中，半导体层一开始包含非晶硅，此方法还包含步骤：
在步骤(c)之前用能量束100辐照半导体层，以便多晶化至少部分半导体层。
8.根据权利要求1-6中任何一个的方法，其中，半导体层一开始包含非晶硅，且能量束在步骤(c)中多晶化至少部分半导体层。
9.一种根据前述任何一个权利要求的方法制造的电子器件。
10.根据从属于权利要求2或3的权利要求9的电子器件，其中，半导体层10已经被图形化以形成半导体小岛20，栅绝缘层包含重叠半导体小岛的第一区A和横向排列到半导体小岛一侧的第二区B，其中，第一区的氢含量低于第二区的氢含量。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0222450.9 | 2002-09-27 | ||
| GBGB0222450.9A GB0222450D0 (en) | 2002-09-27 | 2002-09-27 | Method of manufacturing an electronic device comprising a thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1685488A true CN1685488A (zh) | 2005-10-19 |
| CN100350576C CN100350576C (zh) | 2007-11-21 |
Family
ID=9944867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038229331A Expired - Fee Related CN100350576C (zh) | 2002-09-27 | 2003-09-12 | 包含薄膜晶体管的电子器件的制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7368751B2 (zh) |
| EP (1) | EP1547140A1 (zh) |
| JP (1) | JP4634147B2 (zh) |
| KR (1) | KR101024192B1 (zh) |
| CN (1) | CN100350576C (zh) |
| AU (1) | AU2003259510A1 (zh) |
| GB (1) | GB0222450D0 (zh) |
| TW (1) | TW200419676A (zh) |
| WO (1) | WO2004030074A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101960571B (zh) * | 2008-03-06 | 2012-07-25 | 佳能株式会社 | 半导体元件的处理方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| WO2017124686A1 (zh) * | 2016-01-21 | 2017-07-27 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| CN107195636A (zh) * | 2017-05-12 | 2017-09-22 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601950B1 (ko) * | 2004-04-08 | 2006-07-14 | 삼성전자주식회사 | 전자소자 및 그 제조방법 |
| TWI246199B (en) | 2004-07-09 | 2005-12-21 | Au Optronics Corp | Semiconductor device and LTPS-TFT within and method of making the semiconductor device |
| CN100350629C (zh) * | 2004-07-14 | 2007-11-21 | 友达光电股份有限公司 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
| TWI312545B (en) * | 2004-10-22 | 2009-07-21 | Ind Tech Res Inst | Method of enhancing laser crystallization for poly-silicon fabrication |
| KR100646937B1 (ko) * | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
| KR20070071968A (ko) * | 2005-12-30 | 2007-07-04 | 삼성전자주식회사 | 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법 |
| US9048180B2 (en) * | 2006-05-16 | 2015-06-02 | Texas Instruments Incorporated | Low stress sacrificial cap layer |
| CN101681928B (zh) * | 2007-05-31 | 2012-08-29 | 佳能株式会社 | 使用氧化物半导体的薄膜晶体管的制造方法 |
| US8586189B2 (en) * | 2007-09-19 | 2013-11-19 | Fujifilm Corporation | Gas-barrier film and organic device comprising same |
| KR101406889B1 (ko) | 2007-12-24 | 2014-06-13 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| KR101796909B1 (ko) | 2009-10-30 | 2017-12-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비선형 소자, 표시 장치, 및 전자 기기 |
| TWI422035B (zh) * | 2009-12-22 | 2014-01-01 | Au Optronics Corp | 半導體元件結構及其製造方法 |
| JP6537341B2 (ja) * | 2014-05-07 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US644507A (en) * | 1899-12-05 | 1900-02-27 | Bernhardt Eba | Bone-black retort. |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US4692344A (en) * | 1986-02-28 | 1987-09-08 | Rca Corporation | Method of forming a dielectric film and semiconductor device including said film |
| JPH03293719A (ja) * | 1990-04-11 | 1991-12-25 | Seiko Epson Corp | 結晶性半導体薄膜の製造方法 |
| CA2100065A1 (en) * | 1991-01-30 | 1992-07-31 | Nang Tri Tran | Polysilicon thin film transistor |
| US5946561A (en) * | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH0555521A (ja) * | 1991-08-26 | 1993-03-05 | Sony Corp | 半導体装置の製法 |
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JPH0645604A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US5288645A (en) * | 1992-09-04 | 1994-02-22 | Mtm Engineering, Inc. | Hydrogen evolution analyzer |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5529951A (en) * | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
| JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| WO2004079826A1 (ja) * | 1996-10-22 | 2004-09-16 | Mitsutoshi Miyasaka | 薄膜トランジスタの製造方法、及び表示装置と電子機器 |
| US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| JP4174862B2 (ja) * | 1998-08-04 | 2008-11-05 | ソニー株式会社 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
| JP2001093853A (ja) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-09-27 GB GBGB0222450.9A patent/GB0222450D0/en not_active Ceased
-
2003
- 2003-09-12 WO PCT/IB2003/003986 patent/WO2004030074A1/en active Application Filing
- 2003-09-12 US US10/529,117 patent/US7368751B2/en not_active Expired - Fee Related
- 2003-09-12 AU AU2003259510A patent/AU2003259510A1/en not_active Abandoned
- 2003-09-12 CN CNB038229331A patent/CN100350576C/zh not_active Expired - Fee Related
- 2003-09-12 KR KR1020057005165A patent/KR101024192B1/ko not_active IP Right Cessation
- 2003-09-12 EP EP03798277A patent/EP1547140A1/en not_active Withdrawn
- 2003-09-12 JP JP2004539297A patent/JP4634147B2/ja not_active Expired - Fee Related
- 2003-09-24 TW TW092126330A patent/TW200419676A/zh unknown
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101960571B (zh) * | 2008-03-06 | 2012-07-25 | 佳能株式会社 | 半导体元件的处理方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| WO2015165164A1 (zh) * | 2014-04-30 | 2015-11-05 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN103985637B (zh) * | 2014-04-30 | 2017-02-01 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| US9882057B2 (en) | 2014-04-30 | 2018-01-30 | Boe Technology Group Co., Ltd. | Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device |
| WO2017124686A1 (zh) * | 2016-01-21 | 2017-07-27 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| CN107195636A (zh) * | 2017-05-12 | 2017-09-22 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100350576C (zh) | 2007-11-21 |
| AU2003259510A1 (en) | 2004-04-19 |
| JP2006500779A (ja) | 2006-01-05 |
| KR101024192B1 (ko) | 2011-03-22 |
| EP1547140A1 (en) | 2005-06-29 |
| TW200419676A (en) | 2004-10-01 |
| JP4634147B2 (ja) | 2011-02-16 |
| WO2004030074A1 (en) | 2004-04-08 |
| US20050282316A1 (en) | 2005-12-22 |
| GB0222450D0 (en) | 2002-11-06 |
| KR20050056217A (ko) | 2005-06-14 |
| US7368751B2 (en) | 2008-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1685488A (zh) | 包含薄膜晶体管的电子器件的制造方法 | |
| KR100277617B1 (ko) | 표시장치 | |
| US5763899A (en) | Active matrix display device | |
| US6417896B1 (en) | Active matrix display device | |
| JP5615605B2 (ja) | Ｆｆｓモード液晶装置 | |
| US8912583B2 (en) | Top gate thin-film transistor, display device, and electronic apparatus | |
| KR100900404B1 (ko) | 액정표시소자의 제조 방법 | |
| JP4520294B2 (ja) | ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 | |
| CN1639872A (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN101464603A (zh) | 液晶显示装置 | |
| CN207009438U (zh) | 一种阵列基板及显示面板 | |
| US7781815B2 (en) | Thin-film element, display device and memory cell using the thin-film element, and their fabrication methods | |
| CN1604341A (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
| TW583890B (en) | Manufacturing method of active type organic electroluminescent display | |
| CN1388406A (zh) | 薄膜晶体管平面显示器面板的结构及其制造方法 | |
| CN1549033A (zh) | 用于lcd板和oeld板的存储电容器结构 | |
| CN1266518C (zh) | 平面显示器的储存电容构造及其制造方法 | |
| KR101392330B1 (ko) | 평판표시패널 및 그 제조방법 | |
| KR100926099B1 (ko) | 액정표시패널의 제조 방법 | |
| CN1928683A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN114678266A (zh) | 一种显示面板的制作方法及显示面板 | |
| KR20050064382A (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20050064005A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: TONGBAO HONG KONG CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070309 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070309 Address after: Floor two, PHILPS tower, 5 East Science Avenue, Sha Tin, Hongkong Science Park, Hongkong Applicant after: Tpo Hong Kong Holding Ltd. Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071121 Termination date: 20170912 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
