DE1035780B - Transistor mit eigenleitender Zone - Google Patents
Transistor mit eigenleitender ZoneInfo
- Publication number
- DE1035780B DE1035780B DEI12125A DEI0012125A DE1035780B DE 1035780 B DE1035780 B DE 1035780B DE I12125 A DEI12125 A DE I12125A DE I0012125 A DEI0012125 A DE I0012125A DE 1035780 B DE1035780 B DE 1035780B
- Authority
- DE
- Germany
- Prior art keywords
- zone
- intrinsic
- transistor
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 230000002452 interceptive effect Effects 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
- Transistor mit eigenleitender Zone Die bekannten Flächentransistoren enthalten einen Bereich bzw. eine Zone eines Typs der Störstellenleitfähigkeit zwischen zwei anderen Bereichen oder Zonen von gegenüber dem erstgenannten Bereich entgegengesetztem Typ der Störstellenleitfähigkeit. Die Wirkungsweise dieser Flächentransistoren beruht im wesentlichen auf dem Verhalten der Übergänge zwischen Gebieten verschiedenen Leitfähigkeitstyps, d. h. zwischen einer P-leitenden und einer N-leitenden Zone des Halbleiters. Es ist nun bereits bekanntgeworden, zwischen Basis und Kollektorzone oder kollektorseitig vor den störleitenden Zonen des Flächentransistors eine eigenleitende Zone, d. h. eine störstellenfreie bzw. störstellenarme Zone anzubringen, um höhere Grenzfrequenzen und kleinere Kollektorkapazitäten zu gewinnen. Es sind dabei auch Ausführungsformen bekannt, bei denen die eigenleitende Zone, die sogenannte 1-Zone, breiter ausgeführt ist als jede der anderen störleitenden Zonen des Flächentransistors. Die Herstellung der bisher bekanntgewordenen Flächentransistoren mit eigenleitender Zone bereitet jedoch erhebliche technologische Schwierigkeiten. Diese zu überwinden und die Herstellung solcher Transistoren zu vereinfachen, ist die der Erfindung zugrunde liegende Aufgabe.
- Für einen Transistor mit eigenleitender Zone, die dicker ist als jede der störleitenden Zonen, besteht danach die Erfindung darin, daß die eigenleitende Zone sperrfrei an die Kollektorelektrode angebracht ist und die eigenleitende Zone mit einer angrenzenden störleitenden Zone (P bzw. N) eine Sperrschicht bildet.
- Die Übergangsschicht zwischen der I-Zone und dem angrenzenden Störleitbereich zeigt dabei einen Gleichrichteffekt und wird deshalb nachstehend als Sperrschicht bezeichnet. Der Vorteil der Erfindung gegenüber dem Bekannten besteht insbesondere darin, daß man bei einem Flächentransistor mit ohmschen Elektrodenanschlüssen mit zwei störleitfähigen Bereichen auskommt.
- Bisher wurden Schichttransistoren allgemein so hergestellt, daß zuerst eigenleitfähiges Germanium erzeugt wurde und dann Störstoffe in bestimmte Bereiche in kontrollierten Mengen eingeführt wurden, um Bereiche vom P- oder N-Typ herzustellen. Die bisher bekannten Verfahren zur Herstellung solcher Transistoren setzen eine sorgfältige und kritische Beaufsichtigung voraus. Durch die vorliegende Erfindung wird die Anzahl der Beimischschritte, die für die Herstellung eines Transistors nötig sind, herabgesetzt.
- Die Erfindung stellt eine wesentliche Vereinfachung des Herstellungsverfahrens dar und ergibt gleichzeitig eine Qualitätsverbesserung mit geringerer Kompensation in den zuletzt gezüchteten Bereichen. Die Herstellung des Flächentransistors nach der Erfindung geschieht in der Weise, daß ein Halbleiterkristall mit einem eigenleitenden Bereich und einem störleitenden Bereich eines der beiden Leitfähigkeitstypen hergestellt wird und danach in einen Teil dieses störleitenden Bereichs Störstoffe derart eindiffundiert werden, daß in diesem Teil ein Bereich mit Störleitung des anderen der beiden Leitfähigkeitstypen entsteht. Mit dem Verfahren zur Herstellung des Transistors nach der Erfindung gewinnt man eine Halbleitervorrichtung mit zwei Bereichen vom entgegengesetzten Leitfähigkeitstyp, die durch eine Sperrschicht getrennt sind, und von denen einer einem dritten Bereich aus Halbleitermaterial mit Eigen-Leitung benachbart ist. Diese Vorrichtung ist nach dem genannten Verfahren leichter herstellbar als die bisherigen Schichttransistoren nach dem bekannten Verfahren, wie aus folgendem hervorgeht.
- Bei dem einen Herstellungsverfahren wird eine NI-oder PI-Schicht dadurch gezüchtet, daß man von einer Schmelze aus Halbleitermaterial ausgeht, aus der ein Kristall aus eigenleitfähigem Halbleitermaterial gezüchtet werden kann, und nach dem Züchten eines Bereichs aus eigenleitfähigem Material werden der Schmelze genügend N- oder P-Verunreinigungen beigemischt, so daß bei fortgesetzter Kristallzüchtung der Kristall entweder dem N- oder dem P-Leitfähigkeitstyp angehört, so daß ein Block entsteht mit einer I-Schicht und einer mit der I-Schicht an einer NI- oder PI-Verbindungsstelle verbundenen N- oder P-Schicht: Die so gebildete NI- oder PI-Schicht kann dann aus dem Block herausgeschnitten werden, und zwar vorzugsweise so, daß das Material mit Störleitfähigkeit eine Dicke von etwa 0,13 bis 0,l8 mm und das Material mit Eigenleitfähigkeit eine Dicke von etwa 2 mm haben. Nun kann die Schicht zur Bildung einzelner Transistorkörper in Scheiben geschnitten werden. Die Emitterschicht für jeden Transistorkörper wird dann gebildet durch Legieren in einem Bereich des entgegengesetzten Störleitfähigkeitstyps in der -litte der Schicht aus störleitfähigem Material. Den Basiskontakt am Transistor gewinnt man durch Anlöten an einer Stelle auf der störleitfähigen Schicht, die einen gewissen Abstand von dem Mittelbereich hat. Den Kollektoranschluß lötet man an die Oberfläche der eigenleitenden Schicht an.
- Bei einem anderen Herstellungsverfahren werden durch Gasdiffusion entsprechende Verunreinigungen in einen Körper aus Halbleitermaterial diffundiert.
- Bei einem weiteren Herstellungsverfahren werden gleichzeitig zwei Arten von Verunreinigungen in einen Würfel aus eigenleitfähigem Halbleitermaterial thermisch diffundiert.
- Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung. Die Erfindung sei an Hand der Zeichnungen für einige Ausführungsformen näher erläutert.
- Fig. 1 ist eine schematische Darstellung eines PI-Schichtblocks, dessen Bildung der erste Schritt in der Herstellung eines Transistors nach der Erfindung ist; Fig. 2 ist eine schematische Darstellung eines nach der Erfindung hergestellten fertigen NPI-Transistors; Fig. 3 ist eine schematische Darstellung eines nach der Erfindung hergestellten fertigen PNI-Transistors; Fig.4 ist eine perspektivische Darstellung eines nach der Erfindung hergestellten Transistors; Fig. 5 zeigt schematisch einen Block aus eigenleitfähigem 1laterial, der das Ausgangsmaterial für ein abgewandeltes Verfahren nach der Erfindung ist; Fig. 6 zeigt schematisch den Block nach Fig. 5 nach Durchlaufen des ersten Schrittes des abgewandelten Verfahrens; Fig. 7 ist eine schematische Darstellung des Blocks nach Fig.6 nach dem Durchlaufen einiger weiterer Schritte des abgewandelten Verfahrens; Fig. 8 zeigt schematisch den Block nach Fig. 7 nach dem Durchlaufen eines weiteren Verfahrensschrittes; Fig. 9 ist eine schematische Darstellung eines fertigen nach dem abgewandelten Verfahren gemäß Fig. 5 bis 8 hergestellten Transistors; Fig. 10 stellt schematisch den ersten Schritt eines Verfahrens nach einer anderen Form der Erfindung dar; Fig. 11 zeigt das Verfahren nach Fig. 10 in einem späteren Stadium; Fig. 12 ist eine schematische Darstellung eines fertigen nach dem Verfahren nach Fig. 10 und 11 hergestellten Transistors.
- Fig. 1 zeigt einen Körper aus Halbleitermaterial, der mit der Bezugsziffer 1 bezeichnet ist und aus einem eigenleitenden I-Bereich 2 besteht, der von einem störleitenden P-Bereich 3 durch eine Sperrschicht 4 getrennt ist.
- Zur Herstellung des Körpers 1 wird ein Einkristall aus eigenleitendem Halbleitermaterial, z. B. Germanium. nach dem an sich bekannten »Ziehverfahren« gebildet und ein Teil der Schmelze während der Bildung des Kristalls mit einer solchen Beimischung versehen, daß das eine Ende des :Materials Störleitfähigkeit vom P-Typ besitzt. Dann wird die Verbindungsschicht aus dein Einkristallblock herausgeschnitten und so beschnitten, daß der P-Bereich und der 1-Bereich etwa die in Fig. 1 eingetragene Dickenabmessungen haben, d. h., daß der P-Bereich etwa 0,13 bis 0,18 mm und der I-Bereich etwa 2 min dick sind. In Fig. 2 wird dann der Halbleiterkörper 1 weiter behandelt, bis er den in dieser Figur gezeigten Zustand aufweist. Zu diesem Zweck wird ein Bereich 5 aus N-lfaterial in den P-Bereich 3 einlegiert, so daß eine PN-Schicht 6 entsteht. Nun wird eine Emitterverbindung 7 an den N-Bereich 5, eine Basisverbindung 8 an den P-Bereich 3 und eine Kollektorverbindung 9 an den J-Bereich 2 angelötet. Damit ist der Transistor fertig.
- Wie bei 10 in Fig. 3 kann auch ein PNI-Transistor und einem eigenleitenden Bereich 11, einem störleitenden N-Bereich 12 und einem störleitenden P-Bereich 13 hergestellt werden. Es werden dann ein Emitteranschluß 14 am P-Bereich 13, ein Basisanschluß 15 am N-Bereich 12 und ein Kollektoranschluß 16 am eigenleitenden Bereich J vorgesehen.
- Nach den angestellten Berechnungen hat ein Transistor mit einem eigenleitenden Kollektorbereich eine feststehende Emittereingangsstromverstärkung von 1+1l6 für das NPI-Aggregat und von 1+b für das PNI-Aggregat. Solche Transistoren haben den Vorteil, daß die Emittereingangsstromverstärkungen größer als 1 sind, ohne die Nachteile, daß die Stromverstärkungen durch Temperatur, Belastung usw. beeinträchtigt werden.
- Der spezifische Widerstand des Basisbereichs muß unter 10 Ohm cm liegen, damit eine annehmbar hohe Potentialsperre für den Kollektor entsteht. Der spezifische Widerstand des eigenleitenden Bereichs ist der des Halbleitermaterials in seiner reinsten Form. Bei Germanium beträgt dieser spezifische Widerstand etwa 45 bis 55 Ohm cm bei Zimmertemperatur.
- Der Basisbereich darf nicht wesentlich dicker sein als die Diffusionslänge für die durchschnittliche Lebensdauer von Minoritätsträgern in dem betreffenden Bereich.
- An Hand der Fig. 5 bis 9 sei ein Gasdiffusionsverfahren zur Herstellung eines Transistors gemäß der Erfindung nachstehend beschrieben. Ein Würfel 17 aus eigenleitendem Material wird eine Zeitlang in einen Dampf von etwa 700 ° C eingebracht, der z. B. ein Material wie Arsen enthält, welches als Störstoff vom N-Typ dient. Bei dieser Behandlung diffundieren Störstoffe aus dem Dampf in das eigenleitende Material und bilden eine Schicht 18 vom Leitfähigkeitstyp N auf allen Oberflächen des Halbleiterwürfels. Auf der einen Seite des Würfels ist die Anbringung einer ohmschen Verbindung zur N-Schicht vorgesehen, und zwar durch Löten wie bei 19 oder durch Galvanisieren. Auf derselben Seite wird ein P-Bereich 20 an die 1'\r-Schicht anlegiert oder angalvanisiert. Die Legierung könnte z. B. durch Schmelzen eines Indiumtröpfchens geschehen. Die Seite des Würfels, auf der sich die P-Schicht und der ohmsche Ansehluß befinden, wird dann mit einem säurebeständigen Überzug 21 versehen, und nun wird die N-Schicht auf allen freien Seiten des Würfels vollständig weggeätzt. Danach wird der Überzug 21 entfernt und Leitungen mit der P-Schicht 20, der ahmschen Verbindung 19 auf der N-Schicht und dem eigenleitenden Körper 17 ohmisch verbunden. Geeignete Ätzsäuren und säurefeste Verbindungen zur Verwendung bei Germanium sind an sich bekannt. Eine weitere Ausführungsform des Herstellungsverfahrens nach der Erfindung, bei dem zwei Typen von Verunreinigungen gleichzeitig in einen eigenleitenden Körper 22 diffundiert werden, sei an Hand der Fig. 10 bis 12 nachstehend beschrieben. Dies kann dadurch geschehen. daß auf die eine Seite des eigenleitenden Halbleiterkörpers 22 ein Stück 23 aus einem Metall aufgebracht wird, dessen Schmelztemperatur niedriger als die des Halbleitermaterials ist. Diesem Metallstück, z. B. Blei oder Gold, werden zwei verschiedene Verunreinigungen, d. h. Störstoffe, beigemischt, die eine N- bzw. eine P-Leitfähigkeit bewirken können, z. B. Arsen und Indium. Nun wird Wärme zur Einwirkung auf das Metall gebracht, so claß die Verunreinigungen in den eigenleitenden Halbleiterkörper mit verschiedener Geschwindigkeit diffundieren. Bei dem angegebenen Beispiel diffundiert das Arsen schneller als das Indium. Die Verunreinigungen stellen den Bereich 24 direkt unter dem Metall auf P-Leitfähigkeit um. Wegen der schnelleren Diffusionsgeschwindigkeit des Arsens wird ein schmaler Bereich 25 des Materials zwischen dem P-Typ und dem ursprünglichen eigenleitenden Material auf N-Typ umgestellt. Da das 'Metallstück 23 auf die Oberfläche des eigenleitenden Würfels aufgebracht wird, findet auch die Diffusion auf der Oberfläche statt. Daher erscheint der N-Bereich auf der Oberfläche. Dann wird das -Metall 23 entfernt, und entsprechende elektrische Verbindungen zu dem jeweiligen Bereich nach den bekannten Verfahren ergeben dann einen fertigen PKI-Transistor. Durch Veränderung der bei dem an Hand der Fig. 5 bis 9 und 10 bis 12 beschriebenen Verfahren verwendeten Verunreinigungen läßt sich ein NPI-Transistor herstellen.
Claims (5)
- PATENTANSPRÜCHE: 1. Transistor mit eigenleitender Zone, die dicker ist als jede der störleitenden Zonen, dadurch gekennzeichnet, daß die eigenleitende Zone (7) sperrfrei an die Kollektorelektrode angebracht ist und die eigenleitende Zone mit einer angrenzenden störleitenden Zone (P bzw. N) eine Sperrschicht (4) bildet.
- 2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die eigenleitende Zone aus einem Einkristall, insbesondere aus Germanium, besteht und daß die eigenleitende Zone eine Dicke von etwa 2 mm und die P- bzw. N-Zone eine Dicke von etwa 0.13 bis 0,18 mm erhält.
- 3. Transistor nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die eigenleitende Zone nach dem Ziehverfahren und die störleitenden Zonen nach dem Diffusionsverfahren hergestellt sind.
- 4. Transistor nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß nahezu auf der gesamten Halbleiteroberfläche eine Gasdiffusionszone hergestellt ist und daß danach die eigenleitende Zone durch Wegätzung eines Teiles der Diffusionszone freigelegt ist.
- 5. Transistor nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die störleienden Zonen dadurch hergestellt sind, daß ein Metallstück mit sowohl P- als auch N-Leitung bildenden Fremdatomen mit verschiedener Diffusionsgeschwindigkeit aufgebracht und erhitzt werden. In Betracht gezogene Druckschriften: Französische Patentschrift Nr. 1095 330.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1035780XA | 1955-08-29 | 1955-08-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1035780B true DE1035780B (de) | 1958-08-07 |
Family
ID=22295924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEI12125A Pending DE1035780B (de) | 1955-08-29 | 1956-08-28 | Transistor mit eigenleitender Zone |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1035780B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1089072B (de) * | 1958-12-10 | 1960-09-15 | Sueddeutsche Telefon App Kabel | Halbleiteranordnung zum Schalten mit teilweise negativer Widerstands-kennlinie mit einem langgestreckten Halbleiterkoerper |
DE1093021B (de) * | 1959-01-24 | 1960-11-17 | Telefunken Gmbh | Pnip- bzw. npin-Drifttransistor fuer hohe Frequenzen |
DE1094886B (de) * | 1958-08-27 | 1960-12-15 | Siemens Ag | Halbleiteranordnung mit Kollektorelektrode, insbesondere Transistor fuer hohe Frequenzen und grosse Verlustleistung |
DE1101624B (de) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Verfahren zur Herstellung einer Legierungselektrode an einer Halbleiteranordnung |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1095330A (fr) * | 1952-12-16 | 1955-06-01 | Western Electric Co | Dispositifs semi-conducteurs pour translation de signaux |
-
1956
- 1956-08-28 DE DEI12125A patent/DE1035780B/de active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1095330A (fr) * | 1952-12-16 | 1955-06-01 | Western Electric Co | Dispositifs semi-conducteurs pour translation de signaux |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1101624B (de) * | 1958-06-27 | 1961-03-09 | Ibm Deutschland | Verfahren zur Herstellung einer Legierungselektrode an einer Halbleiteranordnung |
DE1094886B (de) * | 1958-08-27 | 1960-12-15 | Siemens Ag | Halbleiteranordnung mit Kollektorelektrode, insbesondere Transistor fuer hohe Frequenzen und grosse Verlustleistung |
DE1089072B (de) * | 1958-12-10 | 1960-09-15 | Sueddeutsche Telefon App Kabel | Halbleiteranordnung zum Schalten mit teilweise negativer Widerstands-kennlinie mit einem langgestreckten Halbleiterkoerper |
DE1093021B (de) * | 1959-01-24 | 1960-11-17 | Telefunken Gmbh | Pnip- bzw. npin-Drifttransistor fuer hohe Frequenzen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2618733C2 (de) | Halbleiterbauelement | |
DE1056747C2 (de) | Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion | |
DE3823270A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE2932043C2 (de) | Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2055162A1 (de) | Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung | |
DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
DE1179646B (de) | Flaechentransistor und Verfahren zu seiner Herstellung | |
DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE1130522B (de) | Flaechentransistor mit anlegierten Emitter- und Kollektorelektroden und Legierungs-verfahren zu seiner Herstellung | |
DE1414538A1 (de) | Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE2702451B2 (de) | Halbleiteranordnung | |
DE2904480A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrem herstellen | |
DE1035780B (de) | Transistor mit eigenleitender Zone | |
DE2408402A1 (de) | Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE1901807B2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung | |
DE1464305B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
DE2064084A1 (de) | Transistor mit Schottky-Sperrschicht |