JP4003512B2 - MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME - Google Patents
MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME Download PDFInfo
- Publication number
- JP4003512B2 JP4003512B2 JP2002102246A JP2002102246A JP4003512B2 JP 4003512 B2 JP4003512 B2 JP 4003512B2 JP 2002102246 A JP2002102246 A JP 2002102246A JP 2002102246 A JP2002102246 A JP 2002102246A JP 4003512 B2 JP4003512 B2 JP 4003512B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wiring board
- multilayer wiring
- laser
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、レーザ加工後の多層基板に対し、その加工状態の検査に用いられる多層配線基板、この多層配線基板を複数枚組み合わせた基板構造及びこれらの使用方法に関する。
【0002】
【従来の技術】
多層配線基板には、その内部各層に対して目的とする回路構成に対応した配線が実装形成される。その内層の配線実装後におけるその回路特性の変更や設定は、その配線の切断などの形状変更により行われる。このような配線に対する微細な形状変更にレーザ加工技術が利用される。その配線に対する微細な形状変更を可能とするうえで、レーザの出力条件が適正に設定されることが要求される。これまでのレーザの出力条件の設定は、実際の製品である多数の多層配線基板に対して試験的に行われる。レーザ加工された多数の多層配線基板それぞれの配線状態は、作業者の目視によって検査される。その目視検査のため、内層の配線におけるレーザ加工された箇所が外部に露出されるよう、その加工された基板を切断したり、基板表面層を剥離したり、研磨したりする作業を必要としていた。
【0003】
【発明が解決しようとする課題】
上記では、レーザ加工された多層配線基板に対して目視検査等を行い易い状態に加工する作業にかなりの時間を要し、検査可能な状態となるまでに手間が掛かるものとなっていた。目視検査箇所を外部に基板を露出する加工によりレーザ加工された箇所も影響を受けるので、そのレーザ加工状態を正確に確認しにくい。実際の製品基板に対してレーザ加工や、検査用の加工が実施されるから、コストが高くつく。
【0004】
本発明は、上記実状に鑑みてなされたものであって、内層の配線に対するレーザ加工状態を簡易に判明することができる多層配線基板及びこの多層配線基板の使用方法を提供することを解決課題としている。
【0005】
【課題を解決するための手段】
本発明の第1の多層配線基板は、配線が内層に設けられている多層配線基板であって、前記配線には、レーザにより加工処理される検査対象部が設けられており、レーザ照射される側となる一方の面とは反対側となる他方の面には、前記検査対象部に達する目視検査用の開口部が形成されていることを特徴とする。
【0006】
検査対象部とは、製品基板の内層のレーザ加工箇所と、例えば厚み、形状などにおいて模擬的な構成にしたレーザ加工対象箇所をいう。
【0007】
第1の多層配線基板によれば、予め内層の配線の検査対象部に達する開口部が形成されているため、検査対象部に対するレーザ加工が実施された後、その加工状態の目視検査が開口部を通して直ちに可能となる。レーザによる加工後、加工箇所を目視できるようにする加工を行わなくてよいので、従来に比して正確な目視検査を行うことができる。その目視検査によりレーザによる加工の良否が直ちに判定できる。その判定結果に基づいてレーザの加工時の条件を確認し、実際の製品に対するレーザ加工条件を設定することができる。したがって、検査作業効率が向上する。また、実際の製品基板を試験用として多量に使用しなくても良くなるので、コスト低下を図れる。
【0008】
上記第1の多層配線基板において、前記検査対象部にその一端を接続された検査用端子部とが設けられており、前記検査用端子部は、外部に引き出すためその他端部が当該基板面に導出されている構成を付加してもよい。
【0009】
検査用端子部は、検査対象部の電気的特性を検査するための検査装置等と接続されるよう内層から外部の基板面に導出されているものであって、その他端が検査対象部に接続されているところから、外部に導出されている部分まで含む。
【0010】
上記検査用端子部を付加した構成の多層配線基板によれば、検査対象部に対するレーザ加工が実施された後、検査用端子部を介して検査対象部の電気的特性を検出することによって、レーザ加工の良否が直ちに判定できる。その判定結果に基づいてレーザの加工時の条件を確認し、実際の製品に対するレーザ加工条件を設定することができる。したがって、検査作業効率が向上する。また、製品基板を試験用として多量に使用しなくても良くなるので、コスト低下を図れる。
【0013】
本発明は、多層配線基板を複数枚有し、前記各基板がその面方向に沿って一体に並設されていることが好ましい。この場合、複数枚の多層配線基板の各々に対してそれぞれ条件を変えてレーザ加工処理することができる。それによって、各基板での加工処理状態を検査し互いの状態を比較することにより、レーザ加工の条件を迅速に割り出すことができる。
【0014】
本発明の第1の多層配線基板の使用方法は、レーザにより前記検査対象部を加工処理する工程と、該加工処理された後、前記検査対象部の加工処理状態を前記開口部を通して目視検査する工程とを有することが好ましい。この場合、検査対象部に対してレーザによる切断加工などの加工処理を施し、その後、開口部を通してその加工状態を目視検査することになるので、前記レーザによる加工後に開口部を別途形成加工しなくてもよいから、検査作業の迅速化が図れ、作業効率が向上する。
【0016】
【発明の実施の形態】
以下、本発明の詳細を図面に基づいて説明する。
【0017】
図1から図5は、本発明に係る多層配線基板の実施形態の一例を示しており、図1は、多層配線基板を複数枚一体に組み合わせた大型基板構造の概略を示す平面図、図2は、図1における一つの多層配線基板の内層の配線パターンを示す平面図、図3は、図1における一つの多層配線基板の要部を示す縦断面図、図4は、図1における一つの多層配線基板の検査対象部を示す拡大平面図、図5は、図1に示す多層配線基板を製造する過程を示す流れ図である。
【0018】
図1を参照にして、大型基板構造1は、小型の多層配線基板2の集合体として形成されている。大型基板構造1は、平面視矩形状の多層配線基板2を、板面方向に沿って縦横にそれぞれ複数枚並べる状態で一体化されたものである。各多層配線基板2は、後述するように絶縁体層が多数積層形成されたものである。図2を参照にして、各多層配線基板2の所定の内層4には、配線としての配線パターン5が備えられている。各多層配線基板2には、基板表面の四隅のうち対角位置となる2箇所に検査用端子部3,3が外部に露出する状態で設けられている。内層4に形成した配線パターン5の端部に一対設けられた電極部3a,3aと、外部に露出している検査用端子部3とが不図示のビアホールを介して導通可能に接続されている。
【0019】
配線パターン5は、検査用端子部3,3に接続される配線路部分5aと、この配線路部分5aを通して検査用端子部3,3と接続される検査対象部7とを有する。レーザによる切断加工個所となる検査対象部7は24箇所に設定されている。なお、検査対象部7の線幅は配線パターン5における配線路部分5aよりも3倍から4倍程度幅広に構成されている。平面視矩形状の検査対象部7を縦長姿勢で12個配置して1つのグループG1としたものが多層配線基板2の左右方向での中央箇所に形成されている。このグループG1に対して左右両側にそれぞれ6個の矩形状の検査対象部7を横長姿勢で配置してグループG2が形成されている。全ての検査対象部7は両検査用端子部3,3に対して並列接続されている。両検査用端子部3,3の一端側は、配線路部分5aを通して各検査対象部7に接続されている。また、検査用端子部3,3は、配線路部分5a,電極部3a,ビアホールを介して外部に露出するように基板面に導出されている。
【0020】
図3を参照にして、多層配線基板2の裏面側の表層から、全ての各検査対象部7まで、開口部8が繰り抜き状態で穿設されている。開口部8は、図4(a)に示すように、平面視矩形状の検査対象部7よりも平面視で大きめの矩形状に形成しても良い。開口部8は、図4(b)に示すように、検査対象部7における後述するレーザ加工箇所に相当する箇所が基板裏面を通して外部に露出する程度に形成してもよい。図4(b)に示されるものの場合、開口部8は、平面視円形に繰り抜かれ、平面視矩形状の検査対象部7の四隅部分まで開口部8が形成されていない。各検査対象部7は、作業者によって開口部8を通して加工状態が目視される。
【0021】
次に、この大型基板構造1の製造方法について図5に従って説明する。まず、工程S1では、ロールに巻取られているガラス布は、ロールから繰出されながら樹脂液(この場合、エポキシ樹脂)に含浸される。工程S2では、樹脂液に含浸されたガラス布が乾燥される。この乾燥工程を得てプリプレグが形成される。このプリプレグは所定矩形板状に切断される。工程S3では、プリプレグの表面に銅箔が積層接着されることで銅張積層板が作製される。工程S4では、その銅張積層板に対して内層の配線パターンが形成される。工程S5では、その配線パターンに対してエッチング処理される。このエッチング処理されたプリプレグは、内層用銅張積層板として得られる。この内層用銅張積層板を得る工程とは別に、工程S6では、前記プリプレグが所要層数積層されて表面側積層板作製用積層板と裏面側積層板とが作製される。工程S7では、表面側積層板作製用積層板の上面に検査用端子部3,3がパターン形成されることで、表面側積層板が作製される。工程S8では、この表面側積層板と、内層用銅張積層板と、裏面側積層板とが、内層用銅張積層板を挟んだ状態で積層圧着されることで、積層板が作製される。工程S9では、この積層板のうち裏面側積層板に対してエンドミルなどの加工具により開口部8に相当する穴部が配線パターン5の検査対象部7の対応位置に穿設される。この穿設深さは、検査対象部7に一致するように調整される。これによって、開口部8を通して、検査対象部7が外部に露出される。工程S10では、内層4の配線パターン5の電極3a,3aと基板表面の検査用端子部3,3とをそれぞれ導通接続する不図示のビアホールが積層板に穿設され、導電性ペーストなどの導電材をビアホールに埋め込む。これにより、大型基板構造1の作製が完了する。
【0022】
次に、この大型基板構造1の使用方法について説明する。レーザ加工装置のX−Yテーブルに大型基板構造1が固定装着される。このとき、レーザ加工は大型基板構造1の表面側から行われるため、大型基板構造1は表面がレーザ源側に向けられた状態にされる。予め設定された加工プログラムに基づいて、加工位置調整がX−Yテーブルで行われながら、各多層配線基板2ごとにレーザで切断処理が行われる。この場合、ガラスエポキシ樹脂からなる絶縁層を介して各検査対象部7が断線状態とされるよう切断処理が行われる。各多層配線基板2ごとにレーザの出力、照射時間などの条件が適宜変更された状態でレーザ加工される。なお、図2において、破線で示す箇所はレーザによる切断が行われる箇所であるとともに、その加工の方向性が矢印として示されている。
【0023】
全ての多層配線基板2の検査対象部7に対するレーザによる加工が終了すると、次に、検査工程となる。まず、電気的特性を検査する検査工程について説明する。加工処理された大型基板構造1は、図示しない検査装置の検査用テーブルに装着される。次いで、検査装置の一対の測定用プローブが、測定対象として選択した多層配線基板2の検査用端子部3,3にそれぞれ当接される。検査装置は、その測定用プローブ間に測定用信号を出力することによって、測定用プローブ間の導通状態の検査を実行する。多層配線基板2の24箇所全ての検査対象部7がレーザ加工によって良好に切断されていれば測定用信号が一対の測定用プローブ間を流れることはないので、その場合、検査装置では、切断が良好に行われたと判断される。その検査で測定用信号が一対の測定用プローブ間を流れた場合、検査装置では、少なくとも1つの特性チェックで切断がなされていないと判断される。各多層配線基板2ごとの検査結果情報については、その検査装置の図示しない制御装置に記録保持される。
【0024】
次に、マクロ撮像可能な不図示の撮像手段を利用して各検査対象部7がモニタに表示され、その表示された検査対象部7に対する目視検査が行われる。この場合、先の検査で電気的特性が良好なものについて、切断箇所の切断状態、ばりなどの形成状態などを目視検査する。これにより、レーザ加工された切断箇所の状態が良好なものか否かが具体的な形状状態の目視によって判断される。なお、この目視検査は、人間による目視検査に代えて画像処理により自動的に行われるようにしても良い。
【0025】
したがって、レーザ加工条件を各種変更して行ったときの加工状態がどの条件で加工されたものから良好になったかを電気特性検査及び目視検査によって判別できる。この多層配線基板の試験結果に基づいて、実際の製品に対するレーザ加工時の各種条件を簡易に設定することができる。すなわち、例えばレーザ出力について、加工時のレーザ出力を段階的に変更して加工していったときに、検査対象部が切断されたときを加工可能な最小レーザ出力と設定できる。
【0026】
本発明は、上記各実施形態に限定されるものではなく、例えば以下に示すような変形例や応用例が考えられる。
【0027】
(1)レーザにより内層の配線パターンの検査対象部を断線するように切断する加工でなく、たとえば内層の配線パターンの一部のみ削り取るような加工をレーザで行って、その加工されたものの各種電気的特性、例えばインピーダンス特性などを検査するものに、本発明は適用できる。
【0028】
(2)複数の基板を縦横に一体に並設して構成した大型基板構造のものに替えて、単一の基板のみで多層配線基板を構成しても良い。
【0029】
(3)多層配線基板は、検査対象部まで穿設される開口部と、検査用端子部とを共に有するものに限定されるのでなく、開口部のみ有するものでも良い。
【0030】
(4)一つの多層配線基板の内層にレーザ加工される検査対象部が少なくとも1個備えられているものは本発明に含まれる。
【0031】
(5)本発明に係る多層配線基板は、セラミック基板を多層化した多層配線基板で内層に導体パターンを形成したものでも良い。
【0032】
(6)多層配線基板の製造方法において、内層に配線パターンを有する状態で開口部も無く多層配線基板を積層形成しておいて、その後、開口部をエンドミルなどにより穴あけ加工したものを示したが、予め開口部を形成したプリプレグと配線パターンを備えたプリプレグとを積層して多層配線基板を形成するものでも良い。
【0033】
詳述すると、内層用銅張積層板を得る工程とは別に、プリプレグを所要層数積層して裏面側積層板が作製される。この裏面側積層板に対してエンドミルなどの加工具により開口部に相当する貫通孔が検査対象部の対応位置に形成される。また、裏面側積層板とは別にプリプレグを所要層数積層されるとともに、表面に検査用端子部を備えた表面側積層板が作製される。次いで、表面側積層板と、内層用銅張積層板と、裏面側積層板とは、開口部と検査用対象部とが位置合わせされた状態で積層圧着される。これにより所望の多層配線基板が作製される。この積層がされるとき、内層の配線パターンは開口部から外部に臨むようにされる。
【0034】
【発明の効果】
本発明によれば、検査対象部に対してレーザにより加工処理が施された後、その加工状態がどのようになっているかを、検査対象部に対する開口部を通しての目視検査が直ちに可能となる。製品基板を試験用として多量に使用しなくても良くなるので、コスト低下を図れる。
【図面の簡単な説明】
【図1】 本発明に係る多層配線基板の縦断面図
【図2】 多層配線基板の平面図
【図3】 大型基板化した多層配線基板を示す概略平面図
【図4】 検査対象部と開口部との一例を示す平面図
【図5】 多層配線基板の製造過程を示す流れ図
【符号の説明】
1 多層配線基板
2 基板
3 検査用端子部
4 内層
5 配線パターン(配線)
7 検査対象部
8 開口部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board used for inspection of a processed state of a multilayer substrate after laser processing, a substrate structure in which a plurality of multilayer wiring substrates are combined, and a method of using them.
[0002]
[Prior art]
On the multilayer wiring board, wiring corresponding to the target circuit configuration is mounted and formed on each internal layer. The circuit characteristics are changed or set after the inner layer wiring is mounted by changing the shape such as cutting the wiring. Laser processing technology is used for such a minute shape change for the wiring. In order to enable a minute shape change to the wiring, it is required that the laser output conditions be set appropriately. The setting of the laser output conditions so far is performed on a trial basis for a large number of multilayer wiring boards which are actual products. The wiring state of each of a number of laser-processed multi-layer wiring boards is inspected by the operator's visual inspection. For the visual inspection, it was necessary to cut the processed substrate, peel the substrate surface layer, or polish the exposed portion of the laser beam in the inner layer wiring. .
[0003]
[Problems to be solved by the invention]
In the above, it takes a considerable time to process the laser-processed multilayer wiring board so that visual inspection or the like can be easily performed, and it takes time and effort to become inspectable. Since the laser-processed part is also affected by the process of exposing the substrate to the outside of the visual inspection part, it is difficult to accurately check the laser-processed state. Since laser processing and inspection processing are performed on an actual product substrate, the cost is high.
[0004]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a multilayer wiring board that can easily determine the laser processing state for inner layer wiring and a method of using the multilayer wiring board. Yes.
[0005]
[Means for Solving the Problems]
A first multilayer wiring board according to the present invention is a multilayer wiring board in which wiring is provided in an inner layer, and the wiring is provided with an inspection target portion to be processed by a laser, and is irradiated with a laser. An opening for visual inspection reaching the inspection target part is formed on the other surface opposite to the one surface serving as the side.
[0006]
The inspection target portion refers to a laser processing portion on the inner layer of the product substrate and a laser processing target portion having a simulated configuration in, for example, thickness and shape.
[0007]
According to the first multilayer wiring board, since the opening reaching the inspection target portion of the inner layer wiring is formed in advance, after the laser processing is performed on the inspection target portion, the visual inspection of the processing state is performed. It will be possible immediately through. Since it is not necessary to perform processing to make the processing portion visible after processing by the laser, it is possible to perform a visual inspection more accurate than in the past. The visual inspection can immediately determine the quality of the laser processing. Based on the determination result, the laser processing conditions can be confirmed, and the laser processing conditions for the actual product can be set. Therefore, the inspection work efficiency is improved. In addition, it is not necessary to use a large amount of an actual product substrate for testing, so that the cost can be reduced.
[0008]
In the first multilayer wiring board, an inspection terminal portion having one end connected to the inspection object portion is provided, and the inspection terminal portion is pulled out to the outside, and the other end portion is on the substrate surface. A derived configuration may be added .
[0009]
The terminal part for inspection is derived from the inner layer to the external substrate surface so as to be connected to an inspection device for inspecting the electrical characteristics of the inspection target part, and the other end is connected to the inspection target part. This includes the parts that have been derived to the outside.
[0010]
According to the multilayer wiring board having the configuration in which the inspection terminal portion is added, the laser processing is performed on the inspection target portion, and then the laser is detected by detecting the electrical characteristics of the inspection target portion through the inspection terminal portion. The quality of processing can be judged immediately. Based on the determination result, the laser processing conditions can be confirmed, and the laser processing conditions for the actual product can be set. Therefore, the inspection work efficiency is improved. In addition, since it is not necessary to use a large amount of the product substrate for testing, the cost can be reduced.
[0013]
In the present invention, it is preferable that a plurality of multilayer wiring boards are provided, and each of the boards is integrally arranged along the surface direction. In this case, laser processing can be performed for each of a plurality of multilayer wiring boards with different conditions. Thereby, the conditions of laser processing can be quickly determined by inspecting the processing state on each substrate and comparing the states with each other.
[0014]
The method for using the first multilayer wiring board of the present invention includes a step of processing the inspection target portion with a laser, and a visual inspection through the opening of the processing state of the inspection target portion after the processing. It is preferable to have a process. In this case, since processing such as laser cutting is performed on the inspection target portion, and then the processing state is visually inspected through the opening, the opening is not separately formed after the laser processing. Therefore, the inspection work can be speeded up and work efficiency can be improved.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the details of the present invention will be described with reference to the drawings.
[0017]
1 to 5 show an example of an embodiment of a multilayer wiring board according to the present invention, and FIG. 1 is a plan view showing an outline of a large-sized board structure in which a plurality of multilayer wiring boards are combined together. FIG. 3 is a plan view showing a wiring pattern of an inner layer of one multilayer wiring board in FIG. 1, FIG. 3 is a longitudinal sectional view showing an essential part of one multilayer wiring board in FIG. 1, and FIG. FIG. 5 is an enlarged plan view showing an inspection target portion of the multilayer wiring board, and FIG. 5 is a flowchart showing a process of manufacturing the multilayer wiring board shown in FIG.
[0018]
Referring to FIG. 1, the
[0019]
The
[0020]
With reference to FIG. 3,
[0021]
Next, the manufacturing method of this large
[0022]
Next, a method for using the
[0023]
When the processing by the laser on the
[0024]
Next, each
[0025]
Therefore, it can be determined by electrical property inspection and visual inspection whether the processing state when the laser processing conditions are changed in various ways is improved from what was processed. Based on the test result of the multilayer wiring board, various conditions at the time of laser processing for an actual product can be easily set. That is, for example, when the laser output is processed by changing the laser output during processing stepwise, the laser output that can be processed can be set as the minimum laser output that can be processed.
[0026]
The present invention is not limited to the above-described embodiments. For example, the following modifications and application examples are possible.
[0027]
(1) The process of cutting only a part of the wiring pattern of the inner layer is performed with a laser, for example, without cutting so as to break the inspection target portion of the wiring pattern of the inner layer with a laser. The present invention can be applied to a device for examining a mechanical characteristic such as an impedance characteristic.
[0028]
(2) Instead of a large substrate structure in which a plurality of substrates are integrally arranged vertically and horizontally, a multilayer wiring substrate may be configured with only a single substrate.
[0029]
(3) The multilayer wiring board is not limited to the one having both the opening portion drilled to the inspection target portion and the inspection terminal portion, and may have only the opening portion .
[0030]
(4) The present invention includes one in which at least one inspection object portion to be laser processed is provided in the inner layer of one multilayer wiring board.
[0031]
(5) The multilayer wiring board according to the present invention may be a multilayer wiring board in which ceramic substrates are multilayered and a conductor pattern formed on the inner layer.
[0032]
(6) In the method of manufacturing a multilayer wiring board, the multilayer wiring board is formed without an opening with a wiring pattern on the inner layer, and then the opening is drilled with an end mill or the like. Alternatively, a multilayer wiring board may be formed by laminating a prepreg having an opening formed in advance and a prepreg having a wiring pattern.
[0033]
More specifically, apart from the step of obtaining the inner layer copper clad laminate, the back side laminate is produced by laminating the required number of prepregs. A through-hole corresponding to the opening is formed in the corresponding position of the inspection target portion by a processing tool such as an end mill with respect to the back side laminated plate. In addition, the prepreg is laminated in the required number of layers separately from the back side laminate, and the front side laminate having the inspection terminal portion on the surface is produced. Next, the front surface side laminated plate, the inner layer copper clad laminated plate, and the back surface side laminated plate are laminated and pressure-bonded in a state where the opening portion and the inspection target portion are aligned. Thereby, a desired multilayer wiring board is produced. When this lamination is performed, the inner layer wiring pattern is exposed to the outside from the opening.
[0034]
【The invention's effect】
According to the present invention, after the processing by the laser is subjected to the inspection target portion, whether the processing status is how, visual inspection of the through openings is immediately available for inspection target portion . Since it is not necessary to use a large amount of the product substrate for testing, the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a multilayer wiring board according to the present invention. FIG. 2 is a plan view of the multilayer wiring board. FIG. 3 is a schematic plan view showing a multilayer wiring board made into a large board. FIG. 5 is a flow chart showing the manufacturing process of a multilayer wiring board.
DESCRIPTION OF
7
Claims (4)
前記検査対象部にその一端を接続された検査用端子部とが設けられており、前記検査用端子部は、外部に引き出すためその他端部が当該基板面に導出されている、ことを特徴とする多層配線基板。 In the multilayer wiring board according to claim 1,
The inspection and the inspection terminal portions connected to one end thereof is provided to the target unit, the inspection terminal portions, and wherein the other end portion is guided to the substrate surface, it order to bring out to the outside Multilayer wiring board.
レーザにより前記検査対象部を加工処理する工程と、
該加工処理された後、前記検査対象部の加工処理状態を前記開口部を通して目視検査する工程とを有することを特徴とする多層配線基板の使用方法。In the usage method of the multilayer wiring board of Claim 1 or 2 ,
A step of processing the inspection target portion with a laser;
And a step of visually inspecting the processed state of the inspection target portion through the opening after the processing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102246A JP4003512B2 (en) | 2002-04-04 | 2002-04-04 | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102246A JP4003512B2 (en) | 2002-04-04 | 2002-04-04 | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136410A Division JP4535086B2 (en) | 2007-05-23 | 2007-05-23 | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298244A JP2003298244A (en) | 2003-10-17 |
JP4003512B2 true JP4003512B2 (en) | 2007-11-07 |
Family
ID=29388880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002102246A Expired - Lifetime JP4003512B2 (en) | 2002-04-04 | 2002-04-04 | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4003512B2 (en) |
-
2002
- 2002-04-04 JP JP2002102246A patent/JP4003512B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003298244A (en) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102595790B (en) | Circuit board manufacturing method | |
JP4003512B2 (en) | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME | |
JP2008091439A (en) | Method for manufacturing multilayer printed circuit board | |
JP3286522B2 (en) | Printed circuit board processing equipment | |
JP4535086B2 (en) | MULTILAYER WIRING BOARD, SUBSTRATE STRUCTURE COMBINING A MULTIPLE WIRING BOARD AND METHOD OF USING THE SAME | |
JPWO2002067638A1 (en) | Printed wiring board, multilayer printed wiring board, and foreign matter / void detection method in inner layer of multilayer printed wiring board | |
JP2011096912A (en) | Printed circuit board, and electronic apparatus with printed circuit board | |
JPH05229059A (en) | Metal clad laminated plate | |
TWI415531B (en) | Method for manufacturing printed circuit board | |
CN101742824B (en) | Method for manufacturing circuit board | |
JP4131137B2 (en) | Interposer substrate continuity inspection method | |
JP4860761B2 (en) | Adapter board, semiconductor device using the same, and method for measuring input / output signals between printed circuit boards | |
KR20160139829A (en) | Multilayer fpcb and fabricating method thereof | |
JPH02297996A (en) | Detection of fine through hole defect in printed board | |
CN117156692B (en) | Press fit method for effectively improving flatness of whole PCB | |
US6768316B2 (en) | Laser cutting of laminates for electrical insulation testing | |
CN118692765B (en) | Resistor plate with shunt resistor shape for current detection and production process | |
KR101039775B1 (en) | Via hole evaluation method of printed circuit board and manufacturing method of test board | |
JP3979086B2 (en) | Semiconductor circuit inspection jig | |
JP2003318510A (en) | Impedance checking laminated board, method of manufacturing the same, and impedance measuring method thereof | |
JPH10341079A (en) | Multilayered wiring board and inspection thereof | |
JP3116975B2 (en) | Pattern inspection method for printed wiring boards | |
KR20000041057A (en) | Method for detecting badness of printed circuit board | |
JPS5814758B2 (en) | multilayer wiring board | |
KR20160005961A (en) | Multi layer printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4003512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |