JP4193702B2 - Semiconductor package mounting structure - Google Patents

Semiconductor package mounting structure Download PDF

Info

Publication number
JP4193702B2
JP4193702B2 JP2004006668A JP2004006668A JP4193702B2 JP 4193702 B2 JP4193702 B2 JP 4193702B2 JP 2004006668 A JP2004006668 A JP 2004006668A JP 2004006668 A JP2004006668 A JP 2004006668A JP 4193702 B2 JP4193702 B2 JP 4193702B2
Authority
JP
Japan
Prior art keywords
interposer
semiconductor package
case
substrate
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004006668A
Other languages
Japanese (ja)
Other versions
JP2005203486A (en
Inventor
真治 太田
昭喜 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004006668A priority Critical patent/JP4193702B2/en
Publication of JP2005203486A publication Critical patent/JP2005203486A/en
Application granted granted Critical
Publication of JP4193702B2 publication Critical patent/JP4193702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To ensure appropriate connection of a semiconductor package with both the substrate and the heat dissipation member of a semiconductor package even if the intervals between the substrate and the heat dissipation member are varied when the heat dissipation member is provided on the side opposite to the substrate and the semiconductor package is interposed between the substrate and the heat dissipation member. <P>SOLUTION: The semiconductor package 100 comprises an interposer 10 bendable into U-shape through elastic deformation such that the inner surface on one end part 10a side faces the inner surface on the other end 10b side, and a semiconductor chip 20 mounted on the other end 10b of the interposer 10. An electrode 13 for external electric connection is provided on the outer surface at one end 10a of the interposer 10, and the semiconductor chip 20 is electrically connected with the connection electrode 13 through the interposer 10. <P>COPYRIGHT: (C)2005,JPO&amp;NCIPI

Description

本発明は、半導体パッケージの実装構造に関し、特に、半導体パッケージが実
装される基板とは反対側に放熱部材を設け、この放熱部材から放熱が可能な構成を有するものに関する。 The present invention relates to a mounting structure for a semiconductor package, and more particularly to a structure having a heat dissipating member on the side opposite to a substrate on which a semiconductor package is mounted, and capable of dissipating heat from the heat dissipating member.

近年、ＩＣなどの半導体素子の高集積化が進み、入出力の電源を供給するためのパッド数は増大するとともに、ＬＳＩの消費電力もますます大きくなってきている。   In recent years, semiconductor elements such as ICs have been highly integrated, and the number of pads for supplying input / output power has increased, and the power consumption of LSIs has also increased.

このような多ピン、高パワー化に対応したパッケージ形態としてはヒートシンクを内蔵した半導体パッケージがある。   There is a semiconductor package with a built-in heat sink as a package form corresponding to such high pins and high power.

この半導体パッケージを基板に実装した状態において、半導体素子で発生した熱を放熱する経路としては、ヒートシンクなどを介して基板に逃し、さらに基板を搭載したケースに放熱するという方法が一般的である。   In a state in which the semiconductor package is mounted on the substrate, a general method for dissipating the heat generated in the semiconductor element is to escape to the substrate through a heat sink or the like and further to dissipate heat to the case on which the substrate is mounted.

しかしながら、このような方法では半導体素子から発生した熱により、基板の温度が上昇し、基板自体の信頼性や基板に搭載した他部品の信頼性を悪化させてしまうことがあった。   However, in such a method, the temperature of the substrate rises due to heat generated from the semiconductor element, which may deteriorate the reliability of the substrate itself and the reliability of other components mounted on the substrate.

従来より、これを解決する方法としては、上記半導体パッケージにおいて、半導体パッケージが実装される基板とは反対側に、ケースなどの金属などからなる放熱部材を設け、この放熱部材から放熱を行うという構造、いわゆる背面放熱構造を採用することが有効である。   Conventionally, as a method for solving this problem, in the semiconductor package, a heat dissipating member made of metal such as a case is provided on the opposite side of the substrate on which the semiconductor package is mounted, and heat is dissipated from the heat dissipating member It is effective to adopt a so-called back heat radiation structure.

図１３は、そのような背面放熱構造を採用した一般的な半導体パッケージの実装構造の概略断面構成を示す図である。   FIG. 13 is a diagram showing a schematic cross-sectional configuration of a general semiconductor package mounting structure employing such a backside heat dissipation structure.

図１３に示されるように、ケース２００は、第１の面２０１およびこの第１の面２０１に対向する第２の面を有するものであり、このケース２００の第１の面２０１には基板３００が搭載されている。また、ケース２００における第１の面２０１と第２の面２０２との間には、半導体パッケージＪ１００が設けられている。   As shown in FIG. 13, the case 200 has a first surface 201 and a second surface opposite to the first surface 201, and the first surface 201 of the case 200 has a substrate 300. Is installed. Further, a semiconductor package J100 is provided between the first surface 201 and the second surface 202 in the case 200.

ここでは、半導体パッケージＪ１００は、インターポーザＪ１０の上にバンプＪ１１およびアンダーフィルＪ１２を介して半導体素子２０が搭載されたもので、この半導体パッケージＪ１００は、インターポーザＪ１０を介して接続部材Ｊ１３により基板３００と電気的に接続されている。   Here, the semiconductor package J100 is obtained by mounting the semiconductor element 20 on the interposer J10 via the bump J11 and the underfill J12. The semiconductor package J100 is connected to the substrate 300 by the connecting member J13 via the interposer J10. Electrically connected.

そして、半導体パッケージＪ１００における半導体素子２０は、熱伝導性接着剤Ｊ１４、ヒートシンクＪ１５、熱伝導性接合材Ｊ１６を介して、ケース２００の第２の面２０２に熱的に接続されている。   The semiconductor element 20 in the semiconductor package J100 is thermally connected to the second surface 202 of the case 200 via the heat conductive adhesive J14, the heat sink J15, and the heat conductive bonding material J16.

これにより、半導体パッケージＪ１００においては、実装される基板３００とは反対側に設けられた放熱部材としてのケース２００から放熱を行うという背面放熱構造が実現されている。   Thereby, in the semiconductor package J100, a back heat radiation structure is realized in which heat is radiated from the case 200 as a heat radiating member provided on the side opposite to the substrate 300 to be mounted.

しかしながら、上記図１３に示されるような半導体パッケージＪ１００では、放熱部材であるケース２００と基板３００との間の間隔が、ケース２００の高さバラツキや基板３００の反りや凹凸によりばらつきやすい。   However, in the semiconductor package J100 as shown in FIG. 13, the distance between the case 200, which is a heat dissipation member, and the substrate 300 is likely to vary due to the height variation of the case 200 and the warpage or unevenness of the substrate 300.

そして、上記図１３に示される半導体パッケージＪ１００の構成では、このケース２００と基板３００との間の間隔のばらつきを吸収することができず、基板３００側およびケース２００の第２の面２０２側の両方に対して半導体パッケージＪ１００を確実に電気的または熱的に接続することが困難になる。   In the configuration of the semiconductor package J100 shown in FIG. 13, the variation in the distance between the case 200 and the substrate 300 cannot be absorbed, and the substrate 300 side and the second surface 202 side of the case 200 are not affected. It becomes difficult to reliably electrically or thermally connect the semiconductor package J100 to both.

さらに、上記図１３に示される実装構造においては、熱伝導性接合材Ｊ１６として、たとえばゲルや弾性部材などを採用することにより、上記した間隔ばらつきの吸収を行うことも考えられる。   Furthermore, in the mounting structure shown in FIG. 13, it is also conceivable to absorb the above-described variation in distance by using, for example, a gel or an elastic member as the heat conductive bonding material J16.

しかし、この場合、上記した間隔ばらつきの吸収を行うには、熱伝導接合材Ｊ１６の厚さを変動させる必要があり、それに伴って、この部分の熱抵抗が大きくなるなどの問題が生じ、好ましくない。   However, in this case, in order to absorb the above-described gap variation, it is necessary to change the thickness of the heat conductive bonding material J16, and accordingly, there arises a problem that the thermal resistance of this portion increases, which is preferable. Absent.

本発明は、上記問題に鑑み、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保できるようにすることを目的とする。   In view of the above problems, the present invention provides a heat dissipation member on the opposite side of the substrate, and the semiconductor package is interposed between the substrate and the heat dissipation member, even if the distance between the substrate and the heat dissipation member varies. An object of the present invention is to ensure appropriate connection to both the substrate and the heat dissipation member.

上記目的を達成するため、請求項１に記載の発明では、第１の面（２０１）およびこの第１の面（２０１）に対向する第２の面（２０２）を有するケース（２００）と、ケース（２００）の第１の面（２０１）に搭載された基板（３００）と、ケース（２００）における第１の面（２０１）と第２の面（２０２）との間に設けられ、基板（３００）と電気的に接続された半導体パッケージ（１００、１１０、１２０）とを備える半導体パッケージの実装構造において、次のような点を特徴とするものである。 In order to achieve the above object, in the invention according to claim 1 , a case (200) having a first surface (201) and a second surface (202) opposite to the first surface (201), The substrate (300) mounted on the first surface (201) of the case (200) and the substrate (300) provided between the first surface (201) and the second surface (202) of the case (200), The semiconductor package mounting structure including the semiconductor package (100, 110, 120) electrically connected to (300) has the following features.

・半導体パッケージ（１００、１１０、１２０）は、一端部（１０ａ）側が基板（３００）に対向し他端部（１０ｂ）側がケース（２００）の第２の面（２０２）に対向するように折り曲げられてケース（２００）内に配置された弾性変形可能なインターポーザ（１０）と、インターポーザ（１０）の他端部（１０ｂ）に搭載された半導体素子（２０）とを備えるものであること。   The semiconductor package (100, 110, 120) is bent so that one end (10a) faces the substrate (300) and the other end (10b) faces the second surface (202) of the case (200). And an elastically deformable interposer (10) disposed in the case (200) and a semiconductor element (20) mounted on the other end (10b) of the interposer (10).

・インターポーザ（１０）の一端部（１０ａ）は基板（３００）に電気的に接続されており、半導体素子（２０）は、インターポーザ（１０）を介して基板（３００）に電気的に接続されるとともに、ケース（２００）の第２の面（２０２）と熱伝導性接合材（４１０）を介して熱的に接続されていること。本発明はこれらの点を特徴としている。   The one end (10a) of the interposer (10) is electrically connected to the substrate (300), and the semiconductor element (20) is electrically connected to the substrate (300) via the interposer (10). At the same time, it is thermally connected to the second surface (202) of the case (200) via the heat conductive bonding material (410). The present invention is characterized by these points.

それによれば、半導体パッケージ（１００、１１０、１２０）において、インターポーザ（１０）を折り曲げた状態で、インターポーザ（１０）の一端部（１０ａ）を基板（３００）に電気接続できるとともに、インターポーザ（１０）の他端部（１０ｂ）の外面側を、放熱部材としてのケース（２００）の第２の面（２０２）に熱的に接続することができる。   According to this, in the semiconductor package (100, 110, 120), one end (10a) of the interposer (10) can be electrically connected to the substrate (300) while the interposer (10) is bent, and the interposer (10). The outer surface of the other end (10b) can be thermally connected to the second surface (202) of the case (200) as a heat dissipation member.

このとき、ケース（２００）の第１の面（２０１）に搭載された基板（３００）とケース（２００）の第２の面（２０２）とは対向するが、これら対向する両面の間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ（１０）においては、その折り曲げ部（１０ｃ）が弾性変形可能である。   At this time, the substrate (300) mounted on the first surface (201) of the case (200) and the second surface (202) of the case (200) face each other. Even in the case of the interposer (10) interposed in the interval, the bent portion (10c) can be elastically deformed.

そのため、インターポーザ（１０）の折り曲げ部（１０ｃ）が弾性変形することによって、当該間隔のばらつきを吸収し、基板（３００）側およびケース（２００）の第２の面（２０２）側の両方に対して半導体パッケージ（１００１１０、１２０）を確実に接続することが可能となる。   Therefore, the bent portion (10c) of the interposer (10) is elastically deformed to absorb the variation in the interval, and both the substrate (300) side and the second surface (202) side of the case (200) are absorbed. Thus, the semiconductor packages (100110, 120) can be reliably connected.

よって、基板（３００）とは反対側に放熱部材（２００）を設け、基板（３００）と放熱部材（２００）との間隔に半導体パッケージ（１００、１１０、１２０）を介在設置するにあたって、基板（３００）と放熱部材（２００）との間隔がばらついても、半導体パッケージの基板（３００）および放熱部材（２００）の両方への接続を適切に確保することができる。   Therefore, the heat dissipation member (200) is provided on the side opposite to the substrate (300), and the semiconductor package (100, 110, 120) is interposed between the substrate (300) and the heat dissipation member (200). 300) and the heat radiating member (200) vary, the connection to both the substrate (300) and the heat radiating member (200) of the semiconductor package can be appropriately ensured.

ここで、請求項２に記載の発明のように、請求項１に記載の半導体パッケージの実装構造においては、インターポーザ（１０）は、一端部（１０ａ）側の内面と他端部（１０ｂ）側の内面とが対向するようにＵ字形状に折り曲げられたものにできる。 Here, as in the invention according to claim 2 , in the semiconductor package mounting structure according to claim 1 , the interposer (10) includes the inner surface on the one end (10a) side and the other end (10b) side. It can be made to be bent into a U shape so that the inner surface of the substrate faces.

また、請求項３に記載の発明のように、請求項１または請求項２に記載の半導体パッケージの実装構造において、インターポーザ（１０）は、弾性変形可能な樹脂を基材として、その表面に、半導体素子（２０）とインターポーザ（１０）の一端部（１０ａ）とを電気的に接続するための導体パターン（１１、１２）を有するものにできる。 Further, as in the invention described in claim 3 , in the semiconductor package mounting structure according to claim 1 or 2 , the interposer (10) has an elastically deformable resin as a base material on the surface thereof. It can have a conductor pattern (11, 12) for electrically connecting the semiconductor element (20) and one end (10a) of the interposer (10).

また、請求項４に記載の発明のように、請求項１〜請求項３に記載の半導体パッケージの実装構造において、インターポーザ（１０）の一端部（１０ａ）の外面には、基板（３００）と電気的に接続するための接続電極（１３）が設けられているものにすることができる。 It is preferable as defined in claim 4, in the mounting structure of a semiconductor package according to claims 1 to 3, the outer surface of the end portion of the interposer (10) (10a), a substrate (300) A connection electrode (13) for electrical connection can be provided.

また、請求項５に記載の発明のように、請求項１〜請求項４に記載の半導体パッケージの実装構造において、半導体素子（２０）は、インターポーザ（１０）の他端部（１０ｂ）の内面に搭載されており、インターポーザ（１０）の他端部（１０ｂ）の外面に熱伝導性接合材（４１０）が設けられているものにできる。 It is preferable as defined in claim 5, the inner surface of the mounting structure of a semiconductor package according to claims 1 to 4, the semiconductor device (20) is, the other end portion of the interposer (10) (10b) It can be mounted on the outer surface of the other end (10b) of the interposer (10), and the heat conductive bonding material (410) is provided.

また、請求項６に記載の発明のように、請求項１〜請求項４に記載の半導体パッケージの実装構造において、半導体素子（２０）は、インターポーザ（１０）の他端部（１０ｂ）の外面に搭載されており、半導体素子（２０）の表面に熱伝導性接合材（４１０）が設けられているものにできる。 It is preferable as defined in claim 6, the outer surface of the mounting structure of a semiconductor package according to claims 1 to 4, the semiconductor device (20) is, the other end portion of the interposer (10) (10b) The semiconductor element (20) is provided with a heat conductive bonding material (410) on the surface thereof.

また、請求項７に記載の発明では、請求項１〜請求項６に記載の半導体パッケージの実装構造において、インターポーザ（１０）の一端部（１０ａ）と他端部（１０ｂ）との間には、バネ性を有する部材（３０）が介在されており、このバネ性を有する部材（３０）によりインターポーザ（１０）の一端部（１０ａ）と他端部（１０ｂ）とが支持されていることを特徴としている。 Further, in the invention according to claim 7, in the mounting structure of a semiconductor package according to claims 1 to 6, between the one end portion of the interposer (10) and (10a) and the other end portion and (10b) is A member (30) having a spring property is interposed, and one end (10a) and the other end (10b) of the interposer (10) are supported by the member (30) having the spring property. It is a feature.

それによれば、折り曲げられた状態のインターポーザ（１０）において、当該折り曲げ形状を安定して維持することができる。   According to this, in the interposer (10) in the bent state, the bent shape can be stably maintained.

そのため、折り曲げられた状態のインターポーザ（１０）を基板（３００）およびケース（２００）に実装する際に、ケース（２００）の第１の面（２０１）と第２の面（２０２）とを隔てる方向以外の方向にインターポーザ（１０）が変形するのを防止でき、組み付け性が向上する。   Therefore, when the interposer (10) in a bent state is mounted on the substrate (300) and the case (200), the first surface (201) and the second surface (202) of the case (200) are separated from each other. The interposer (10) can be prevented from being deformed in a direction other than the direction, and the assemblability is improved.

また、請求項８に記載の発明では、請求項１〜請求項７に記載の半導体パッケージの実装構造において、ケース（２００）の第２の面（２０２）には、インターポーザ（１０）の他端部（１０ｂ）を引っかけてケース（２００）に固定するための係止部材（４２０）が設けられていることを特徴としている。 Further, in the invention according to claim 8, in the mounting structure of a semiconductor package according to claims 1 to 7, the second surface of the case (200) (202), the other end of the interposer (10) A locking member (420) for hooking the portion (10b) and fixing it to the case (200) is provided.

それによれば、インターポーザ（１０）の他端部（１０ｂ）を、ケース（２００）の第２の面（２０２）に接続する際に、係止部材（４２０）が目印となって位置決めが容易になる。   According to this, when the other end (10b) of the interposer (10) is connected to the second surface (202) of the case (200), the locking member (420) serves as a mark for easy positioning. Become.

また、インターポーザ（１０）の他端部（１０ｂ）が係止部材（４２０）によってケース（２００）の第２の面（２０２）に固定されるので、ケース（２００）の第２の面（２０２）とインターポーザ（１０）との間の熱伝導性接合材（４２０）の厚さを一定に制御することができ好ましい。   Moreover, since the other end part (10b) of the interposer (10) is fixed to the second surface (202) of the case (200) by the locking member (420), the second surface (202) of the case (200) is fixed. ) And the interposer (10), the thickness of the heat conductive bonding material (420) can be controlled to be constant.

また、請求項９に記載の発明では、請求項１〜請求項８に記載の半導体パッケージの実装構造において、ケース（２００）の第２の面（２０２）には、インターポーザ（１０）の他端部（１０ｂ）を接続する際の位置決め用の凹部（４３０）が形成されていることを特徴としている。
According to a ninth aspect of the present invention, in the semiconductor package mounting structure according to the first to eighth aspects, the second surface (202) of the case (200) has the other end of the interposer (10). A concave portion (430) for positioning when connecting the portion (10b) is formed.

それによれば、インターポーザ（１０）の他端部（１０ｂ）を、ケース（２００）の第２の面（２０２）に接続する際に、凹部（４３０）が目印となって位置決めが容易になり、好ましい。   According to that, when connecting the other end (10b) of the interposer (10) to the second surface (202) of the case (200), the recess (430) becomes a mark and positioning becomes easy. preferable.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体パッケージ１００の概略断面構成を示す図である。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor package 100 according to the first embodiment of the present invention.

図１において、インターポーザ１０は板状のもので、一端部１０ａ側の内面と他端部１０ｃ側の内面とが対向するように弾性変形を利用して折り曲げ可能なものである。本例では、インターポーザ１０は、一端部１０ａ側の内面と他端部１０ｂ側の内面とが対向するようにＵ字形状に折り曲げ可能なものとなっている。   In FIG. 1, the interposer 10 has a plate shape and can be bent using elastic deformation so that the inner surface on the one end 10a side faces the inner surface on the other end 10c side. In this example, the interposer 10 can be bent into a U shape so that the inner surface on the one end 10a side and the inner surface on the other end 10b side face each other.

ここで、インターポーザ１０は、一端部１０ａと他端部１０ｂとの間の折り曲げ部１０ｃが弾性変形可能なものとなっている。   Here, the interposer 10 is configured such that a bent portion 10c between the one end portion 10a and the other end portion 10b can be elastically deformed.

そして、このインターポーザ１０は、弾性変形を利用して、図１に示される折り曲げ形状から、平坦な板形状に復元できるものであってもよいし、折り曲げ部１０ｃが弾性変形可能な状態でこの折り曲げ形状を維持するものであってもよい。   The interposer 10 may be one that can be restored to a flat plate shape from the bent shape shown in FIG. 1 by using elastic deformation, or the bent portion 10c can be bent in a state where the bent portion 10c can be elastically deformed. The shape may be maintained.

また、図１に示されるように、Ｕ字形状に折り曲げ状態にあるインターポーザ１０において、その内面（つまり、Ｕ字の内周面）および外面（つまり、Ｕ字の外周面）には、銅（Ｃｕ）などの導体からなるボンディングパッド１１、配線１２、接続電極１３が設けられている。   Further, as shown in FIG. 1, in the interposer 10 in a bent state in a U shape, the inner surface (that is, the inner peripheral surface of the U shape) and the outer surface (that is, the outer peripheral surface of the U shape) have copper ( A bonding pad 11 made of a conductor such as Cu), a wiring 12, and a connection electrode 13 are provided.

このようなインターポーザ１０は、弾性変形可能な樹脂を基材としている。この基材としては、たとえばポリイミド樹脂、エポキシ樹脂などの比較的低弾性の合成樹脂が挙げられる。この基材は、たとえば厚さ０．０５ｍｍ〜０．２ｍｍのフィルム状のもので、可撓（とう）性を有するものである。   Such an interposer 10 is made of an elastically deformable resin as a base material. Examples of the base material include relatively low-elasticity synthetic resins such as polyimide resins and epoxy resins. This base material is, for example, a film having a thickness of 0.05 mm to 0.2 mm and has flexibility.

そして、インターポーザ１０においては、この基材に、たとえば厚さ５μｍ〜２０μｍ程度の銅箔を接着し、必要によりこの銅箔に銅めっきを行なった後、エッチングしてパターニングすることにより、ボンディングパッド１１、配線１２、接続電極１３が形成されている。   In the interposer 10, for example, a copper foil having a thickness of about 5 μm to 20 μm is adhered to the base material, and copper plating is performed on the copper foil as necessary, followed by etching and patterning, thereby bonding pads 11. A wiring 12 and a connection electrode 13 are formed.

ここで、接続電極１３は、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの外面に設けられているが、この接続電極１３は、半導体パッケージ１００の外部と電気的に接続するための電極である。   Here, the connection electrode 13 is provided on the outer surface of the one end portion 10 a of the interposer 10 in a bent state. The connection electrode 13 is an electrode for electrically connecting to the outside of the semiconductor package 100. .

ボンディングパッド１１は、折り曲げられた状態におけるインターポーザ１０の他端部１０ｂの内面に設けられている。   The bonding pad 11 is provided on the inner surface of the other end portion 10b of the interposer 10 in a bent state.

また、配線１２は、このボンディングパッド１１と導通しており、インターポーザ１０の内面に沿って他端部１０ｂから折り曲げ部１０ｃを通って一端部１０ａにまで配設されている。   The wiring 12 is electrically connected to the bonding pad 11 and is disposed along the inner surface of the interposer 10 from the other end portion 10b to the one end portion 10a through the bent portion 10c.

そして、インターポーザ１０の一端部１０ａにおいては、配線１２と接続電極１３とは電気的に接続されている。   The wiring 12 and the connection electrode 13 are electrically connected at one end 10 a of the interposer 10.

この配線１２と接続電極１３との接続方法は、図示しないが、たとえば、インターポーザ１０の一端部１０ａにおいて内面と外面とをつなぐスルーホールを介して行ったり、インターポーザ１０の一端部１０ａにおいて内面から端面を通って外面へ配線を引き回したりすることで行うことができる。   Although the connection method of this wiring 12 and the connection electrode 13 is not illustrated, for example, it is performed through a through hole connecting the inner surface and the outer surface at one end portion 10a of the interposer 10, or from the inner surface to the end surface at one end portion 10a of the interposer 10. This can be done by routing the wiring to the outside through the cable.

このように、ボンディングパッド１１および配線１２は、弾性変形可能な樹脂からなるインターポーザ１０の基材の表面に設けられ、半導体素子チップ２０と接続電極１３とを電気的に接続するための導体パターンとして構成されている。   Thus, the bonding pad 11 and the wiring 12 are provided on the surface of the base material of the interposer 10 made of an elastically deformable resin, and serve as a conductor pattern for electrically connecting the semiconductor element chip 20 and the connection electrode 13. It is configured.

なお、これらボンディングパッド１１、配線１２、接続電極１３は、上述したように、銅箔のパターニングにより形成してもよいが、それ以外にも、導体ペーストの印刷などにより導体パターンとして形成してもよい。   The bonding pads 11, the wirings 12, and the connection electrodes 13 may be formed by patterning copper foil as described above. Alternatively, they may be formed as conductor patterns by printing a conductive paste. Good.

さらに、接続電極１３については、上記したような導体パターンとして構成すること以外にも、たとえばインターポーザ１０の一端部１０ａにスルーホールを設け、このスルーホール内に充填されたはんだとして構成することも可能である。   Further, the connection electrode 13 can be configured as a solder filled in the through hole provided in the one end portion 10a of the interposer 10, for example, in addition to the conductive pattern as described above. It is.

この場合、接続電極１３が、スルーホールを介してインターポーザ１０の一端部１０ａの外面から内面まで延びているので、接続電極１３と配線１２との接続は、インターポーザ１０の内面側で行うことができる。   In this case, since the connection electrode 13 extends from the outer surface to the inner surface of the one end portion 10a of the interposer 10 through the through hole, the connection electrode 13 and the wiring 12 can be connected on the inner surface side of the interposer 10. .

また、図１に示されるように、インターポーザ１０の他端部１０ｂには、半導体素子としての半導体チップ２０が搭載されている。この半導体チップ２０は、たとえば、半導体製造技術を用いてシリコン半導体などの半導体基板にトランジスタ素子などの素子を形成したものである。   Further, as shown in FIG. 1, a semiconductor chip 20 as a semiconductor element is mounted on the other end portion 10 b of the interposer 10. The semiconductor chip 20 is obtained by forming an element such as a transistor element on a semiconductor substrate such as a silicon semiconductor by using a semiconductor manufacturing technique.

半導体チップ２０は、ダイペースト材などからなる接着剤２１により、インターポーザ１０の他端部１０ｂの内面に搭載され、固定されている。この接着剤２１は、たとえばエポキシ樹脂やアクリル樹脂等を主成分としフィラー成分等により低弾性率化したものを用い、厚さが２０μｍ〜３０μｍ程度になるように形成する。   The semiconductor chip 20 is mounted and fixed on the inner surface of the other end portion 10b of the interposer 10 with an adhesive 21 made of a die paste material or the like. The adhesive 21 is made of, for example, an epoxy resin or an acrylic resin as a main component and having a low elastic modulus with a filler component or the like, and is formed to have a thickness of about 20 to 30 μm.

また、半導体チップ２０には、図示しないパッドが形成されており、この半導体チップ２０のパッドと、インターポーザ１０側のボンディングパッド１１とは、ボンディングワイヤ２２により結線され、電気的に接続されている。   Further, pads (not shown) are formed on the semiconductor chip 20, and the pads of the semiconductor chip 20 and the bonding pads 11 on the interposer 10 side are connected by bonding wires 22 and are electrically connected.

ここで、ボンディングワイヤ２２は、金やアルミニウムなどからなり、ワイヤボンディングにより形成されるものである。また、ボンディングパッド１１については、その表面に、必要に応じてワイヤボンディング性を向上するためにＡｕ／Ｎｉめっきなどが形成されていてもよい。   Here, the bonding wire 22 is made of gold, aluminum, or the like, and is formed by wire bonding. Moreover, about the bonding pad 11, in order to improve wire bonding property as needed, Au / Ni plating etc. may be formed in the surface.

また、図１に示されるように、インターポーザ１０の他端部１０ａの内面には、半導体チップ２０、ボンディングワイヤ２２およびボンディングパッド１１を封止するモールド樹脂２３が設けられている。   As shown in FIG. 1, a mold resin 23 for sealing the semiconductor chip 20, the bonding wire 22, and the bonding pad 11 is provided on the inner surface of the other end portion 10 a of the interposer 10.

このモールド樹脂２３は、一般的なモールド材料を採用することができるが、たとえば、シリカ等のフィラー等を混ぜることにより熱膨張係数等を調整したエポキシ樹脂等からなるものである。   For the mold resin 23, a general mold material can be used. For example, the mold resin 23 is made of an epoxy resin whose thermal expansion coefficient is adjusted by mixing a filler such as silica.

こうして、インターポーザ１０の他端部１０ｂに設けられた半導体チップ２０は、ボンディングワイヤ２２、インターポーザ１０に設けられたボンディングパッド１１、配線１２を介して、インターポーザ１０の一端部１０ａに設けられた接続電極１３に電気的に接続されている。   Thus, the semiconductor chip 20 provided at the other end portion 10 b of the interposer 10 is connected to the connection electrode provided at the one end portion 10 a of the interposer 10 via the bonding wire 22, the bonding pad 11 provided in the interposer 10, and the wiring 12. 13 is electrically connected.

この図１に示されるような半導体パッケージ１００は、限定するものではないが、たとえば、次のようにして製造することができる。   The semiconductor package 100 as shown in FIG. 1 is not limited, but can be manufactured as follows, for example.

まず、ボンディングパッド１１、配線１２、接続電極１３が形成されたインターポーザ１０を用意し、その他端部１０ｂに半導体チップ２０を接着剤２１を介して接着し、ボンディングワイヤ２２を形成する。その後、半導体チップ２０の周囲を、金型を用いたトランスファーモールド法などによりモールド樹脂２３で封止する。こうして、半導体パッケージ１００を製造することができる。   First, the interposer 10 in which the bonding pad 11, the wiring 12, and the connection electrode 13 are formed is prepared, and the semiconductor chip 20 is bonded to the other end portion 10b with an adhesive 21 to form the bonding wire 22. Thereafter, the periphery of the semiconductor chip 20 is sealed with a mold resin 23 by a transfer molding method using a mold or the like. Thus, the semiconductor package 100 can be manufactured.

このような本実施形態の半導体パッケージ１００は、一端部１０ａ側の内面と他端部１０ｂ側の内面とが対向するように弾性変形を利用して折り曲げ可能なインターポーザ１０と、インターポーザ１０の他端部１０ｂに搭載された半導体チップ２０とを備え、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの外面には、外部と電気的に接続するための接続電極１３が設けられており、半導体チップ２０は、インターポーザ１０を介して接続電極１３に電気的に接続されていることを特徴としている。   The semiconductor package 100 according to this embodiment includes the interposer 10 that can be bent using elastic deformation so that the inner surface on the one end 10a side and the inner surface on the other end 10b face each other, and the other end of the interposer 10 The semiconductor chip 20 mounted on the portion 10b is provided with a connection electrode 13 for electrical connection to the outside on the outer surface of the one end portion 10a of the interposer 10 in a bent state. Is characterized in that it is electrically connected to the connection electrode 13 via the interposer 10.

それによれば、インターポーザ１０を折り曲げた状態で、インターポーザ１０の一端部１０ａの外面側を接続電極１３により、基板などに電気接続できる。   According to this, in a state where the interposer 10 is bent, the outer surface side of the one end portion 10 a of the interposer 10 can be electrically connected to the substrate or the like by the connection electrode 13.

また、この折り曲げられた状態のインターポーザ１０を基板に実装したとき、インターポーザ１０の他端部１０ｂの外面側に、ケースなどの放熱部材を熱的に接続することができる。   Further, when the interposer 10 in the bent state is mounted on the substrate, a heat radiating member such as a case can be thermally connected to the outer surface side of the other end portion 10b of the interposer 10.

このとき、基板と放熱部材とは対向するが、これら対向する基板と放熱部材との間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ１０においては、その折り曲げ部１０ｃが弾性変形可能である。つまり、インターポーザ１０は、上記図１の上下方向に変形可能である。   At this time, the substrate and the heat radiating member face each other, but even if there is a variation in the distance between the facing substrate and the heat radiating member, the bent portion 10c of the interposer 10 interposed in the space can be elastically deformed. is there. That is, the interposer 10 can be deformed in the vertical direction of FIG.

そのため、インターポーザ１０の折り曲げ部１０ｃが弾性変形することによって、当該基板と放熱部材との間隔のばらつきを吸収し、基板側および放熱部材側の両方に対して半導体パッケージ１００を確実に接続することが可能となる。   For this reason, the bent portion 10c of the interposer 10 is elastically deformed to absorb variations in the distance between the substrate and the heat dissipation member, and the semiconductor package 100 can be reliably connected to both the substrate side and the heat dissipation member side. It becomes possible.

よって、本実施形態によれば、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージ１００を介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージ１００の基板および放熱部材の両方への接続を適切に確保することができる。   Therefore, according to the present embodiment, when the heat dissipation member is provided on the opposite side of the substrate and the semiconductor package 100 is interposed between the substrate and the heat dissipation member, even if the distance between the substrate and the heat dissipation member varies, the semiconductor The connection to both the board | substrate of the package 100 and a heat radiating member can be ensured appropriately.

次に、本半導体パッケージ１００の実装構造について、図を参照してより具体的に説明する。   Next, the mounting structure of the semiconductor package 100 will be described more specifically with reference to the drawings.

［半導体パッケージの実装構造］
図２は、本実施形態の半導体パッケージ１００をケース２００および基板３００に実装した実装構造を示す概略断面図である。なお、図２では、半導体パッケージ１００におけるボンディングパッド１１や配線１２は省略してある。 [Semiconductor package mounting structure]
FIG. 2 is a schematic cross-sectional view showing a mounting structure in which the semiconductor package 100 of the present embodiment is mounted on the case 200 and the substrate 300. In FIG. 2, the bonding pads 11 and the wirings 12 in the semiconductor package 100 are omitted.

ケース２００は、図２に示されるように、第１の面２０１およびこの第１の面２０１に対向する第２の面２０２を有する。このケース２００は、たとえば箱形のものであり、この場合、これら第１の面２０１および第２の面２０２は、当該箱における対向する内面とすることができる。   As shown in FIG. 2, the case 200 has a first surface 201 and a second surface 202 that faces the first surface 201. The case 200 has, for example, a box shape, and in this case, the first surface 201 and the second surface 202 can be opposed inner surfaces of the box.

そして、本例では、ケース２００は、第１の面２０１をと第２の面２０２との間に外部との電気的な接続を行うためのコネクタ部２０３を有するものとなっている。このコネクタ部２０３は、外部の配線部材に接続可能なものであり、コネクタ部２０３を介して半導体パッケージ１００や基板３００は外部と電気的に接続されるようになっている。   In this example, the case 200 has a connector portion 203 for making an electrical connection between the first surface 201 and the second surface 202 with the outside. The connector portion 203 can be connected to an external wiring member, and the semiconductor package 100 and the substrate 300 are electrically connected to the outside via the connector portion 203.

このケース２００は、放熱性に優れた部材ならばよく、たとえばヒートシンクなどに採用される金属製の放熱材料や、また、セラミックや樹脂の表面に金属を設けた材料などから構成されていてもよい。   The case 200 may be a member having excellent heat dissipation, and may be made of, for example, a metal heat dissipation material used for a heat sink or the like, or a material in which a metal is provided on the surface of ceramic or resin. .

また、図２に示されるように、基板３００はケース２００の第１の面２０１に搭載されている。この基板３００は、たとえば、セラミック基板やプリント基板などの配線基板からなるものにでき、ケース２００の第１の面２０１に対して接着剤などを介して固定されている。   Further, as shown in FIG. 2, the substrate 300 is mounted on the first surface 201 of the case 200. The substrate 300 can be made of, for example, a wiring substrate such as a ceramic substrate or a printed substrate, and is fixed to the first surface 201 of the case 200 with an adhesive or the like.

そして、半導体パッケージ１００は、ケース２００における第１の面２０１と第２の面２０２との間に設けられ、基板３００と電気的に接続されている。また、基板３００には、半導体パッケージ１００以外にも、たとえばコンデンサ素子や抵抗素子などの実装部品３１０が実装されている。   The semiconductor package 100 is provided between the first surface 201 and the second surface 202 of the case 200 and is electrically connected to the substrate 300. In addition to the semiconductor package 100, a mounting component 310 such as a capacitor element or a resistance element is mounted on the substrate 300.

半導体パッケージ１００においては、インターポーザ１０の一端部１０ａ側が基板３００に対向し他端部１０ｂ側がケース２００の第２の面２０２に対向するように折り曲げられてケース２００内に配置されている。   In the semiconductor package 100, the interposer 10 is disposed in the case 200 by being bent so that one end portion 10 a side of the interposer 10 faces the substrate 300 and the other end portion 10 b side faces the second surface 202 of the case 200.

そして、インターポーザ１０の一端部１０ａの外面に設けられた接続電極１３は、はんだバンプ４００を介して、基板３００に電気的・機械的に接続されている。このはんだバンプ４００は、Ｐｂ−ＳｎはんだやＳｎ−Ａｇ−Ｃｕはんだなどのはんだからなるものである。   The connection electrode 13 provided on the outer surface of the one end portion 10 a of the interposer 10 is electrically and mechanically connected to the substrate 300 via the solder bump 400. The solder bump 400 is made of solder such as Pb—Sn solder or Sn—Ag—Cu solder.

このはんだバンプ４００を接続の手法としては、通常のＢＧＡ（ボールグリッドアレイ）やフリップチップＩＣなどと同様に、基板３００にはんだを印刷した後、半導体パッケージ１００のマウント、はんだリフローといった工程を実施すればよい。   As a method for connecting the solder bumps 400, a process such as mounting of the semiconductor package 100 and solder reflow is performed after solder is printed on the substrate 300, as in a normal BGA (ball grid array) or flip chip IC. That's fine.

一方、図２に示されるように、半導体パッケージ１００において、インターポーザ１０の他端部１０ｂの外面は、熱伝導性接合材４１０を介してケース２００の第２の面２０２に熱的・機械的に接続されている。   On the other hand, as shown in FIG. 2, in the semiconductor package 100, the outer surface of the other end portion 10 b of the interposer 10 is thermally and mechanically connected to the second surface 202 of the case 200 via the heat conductive bonding material 410. It is connected.

ここで、熱伝導性接合材４１０は、熱伝導性、接着性を有するものであれば特に限定されるものではないが、たとえば、エポキシ系樹脂に、銀やニッケルなどの金属フィラーやシリカなどを含有させたものを採用することができる。   Here, the heat conductive bonding material 410 is not particularly limited as long as it has heat conductivity and adhesiveness. For example, a metal filler such as silver or nickel, silica or the like is added to an epoxy resin. What was contained can be employ | adopted.

こうして、半導体パッケージ１００における半導体チップ２０は、インターポーザ１０を介して基板３００に電気的に接続されるとともに、熱伝導性接合材４１０を介してケース２００の第２の面２０２と熱的に接続されている。   Thus, the semiconductor chip 20 in the semiconductor package 100 is electrically connected to the substrate 300 via the interposer 10 and is also thermally connected to the second surface 202 of the case 200 via the heat conductive bonding material 410. ing.

このような実装構造は、たとえば、ケース２００に基板３００を実装した後、半導体パッケージ１００のはんだバンプ４００を介した基板３００への接続、および、熱伝導性接合材４１０を介したケース２００への接続を行うことによりできあがる。   Such a mounting structure is, for example, after mounting the substrate 300 on the case 200, connecting the semiconductor package 100 to the substrate 300 via the solder bumps 400, and connecting to the case 200 via the thermally conductive bonding material 410. It is completed by making a connection.

なお、基板３００に半導体パッケージ１００をはんだ接続した後、これをケース２００に組み付けて、ケース２００と半導体パッケージ１００との熱伝導性接合材４１０を介した接続を行うようにしてもよい。   Note that the semiconductor package 100 may be soldered to the substrate 300 and then assembled to the case 200 so that the case 200 and the semiconductor package 100 are connected via the heat conductive bonding material 410.

ところで、この図２に示されるような本実施形態の半導体パッケージ１００の実装構造は、第１の面２０１およびこの第１の面２０１に対向する第２の面２０２を有するケース２００と、ケース２００の第１の面２０１に搭載された基板３００と、ケース２００における第１の面２０１と第２の面２０２との間に設けられ基板３００と電気的に接続された半導体パッケージ１００とを備える半導体パッケージの実装構造において、次のような特徴点を有するものである。   By the way, the mounting structure of the semiconductor package 100 of the present embodiment as shown in FIG. 2 includes a case 200 having a first surface 201 and a second surface 202 facing the first surface 201, and a case 200. A semiconductor device comprising: a substrate 300 mounted on the first surface 201; and a semiconductor package 100 provided between the first surface 201 and the second surface 202 of the case 200 and electrically connected to the substrate 300. The package mounting structure has the following features.

・半導体パッケージ１００は、一端部１０ａ側が基板３００に対向し他端部１０ｂ側がケース２００の第２の面２０２に対向するように折り曲げられてケース２００内に配置された弾性変形可能なインターポーザ１０と、インターポーザ１０の他端部１０ｂに搭載された半導体チップ２０とを備えるものであること。   The semiconductor package 100 includes an elastically deformable interposer 10 disposed in the case 200, which is bent so that one end portion 10a faces the substrate 300 and the other end portion 10b faces the second surface 202 of the case 200. And the semiconductor chip 20 mounted on the other end 10b of the interposer 10.

インターポーザ１０の一端部１０ａは基板３００に電気的に接続されており、半導体チップ２０は、インターポーザ１０を介して基板３００に電気的に接続されるとともに、ケース２００の第２の面２０２と熱伝導性接合材４１０を介して熱的に接続されていること。本実装構造はこれらの点を特徴としている。   One end 10 a of the interposer 10 is electrically connected to the substrate 300, and the semiconductor chip 20 is electrically connected to the substrate 300 via the interposer 10 and also conducts heat with the second surface 202 of the case 200. Thermally connected via the adhesive bonding material 410. This mounting structure is characterized by these points.

それによれば、半導体パッケージ１００において、インターポーザ１０を折り曲げた状態で、インターポーザ１０の一端部１０ａを基板３００に電気接続できるとともに、インターポーザ１０の他端部１０ｂの外面側を、放熱部材としてのケース２００の第２の面２０２に熱的に接続することができる。   According to this, in the semiconductor package 100, the interposer 10 can be electrically connected to the substrate 300 with the interposer 10 bent, and the outer surface of the other end 10b of the interposer 10 is connected to the case 200 as a heat dissipation member. The second surface 202 can be thermally connected.

このとき、ケース２００の第１の面２０１に搭載された基板３００とケース２００の第２の面２０２とは対向するが、これら対向する両面の間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ１０においては、その折り曲げ部１０ｃが弾性変形可能である。   At this time, the substrate 300 mounted on the first surface 201 of the case 200 and the second surface 202 of the case 200 are opposed to each other. In the interposer 10, the bent portion 10c can be elastically deformed.

そのため、インターポーザ１０の折り曲げ部１０ｃが弾性変形することによって、当該間隔のばらつきを吸収し、基板３００側およびケース２００の第２の面２０２側の両方に対して半導体パッケージ１００を確実に接続することが可能となる。   Therefore, the bent portion 10c of the interposer 10 is elastically deformed to absorb the variation in the interval, and the semiconductor package 100 is reliably connected to both the substrate 300 side and the second surface 202 side of the case 200. Is possible.

よって、基板３００とは反対側に放熱部材としてのケース２００を設け、基板３００とケース２００との間隔に半導体パッケージ１００を介在設置するにあたって、基板３００とケース２００との間隔がばらついても、半導体パッケージ１００の基板３００およびケース２００の両方への接続を適切に確保することができる。   Therefore, when the case 200 as a heat dissipation member is provided on the opposite side of the substrate 300 and the semiconductor package 100 is interposed between the substrate 300 and the case 200, the semiconductor is not affected even if the interval between the substrate 300 and the case 200 varies. Connection of the package 100 to both the substrate 300 and the case 200 can be appropriately ensured.

さらに、本実装構造は、以下のような特徴点を有している。   Furthermore, this mounting structure has the following features.

・インターポーザ１０は、一端部１０ａ側の内面と他端部１０ｂ側の内面とが対向するようにＵ字形状に折り曲げられていること。   The interposer 10 is bent in a U shape so that the inner surface on the one end 10a side and the inner surface on the other end 10b side face each other.

・インターポーザ１０は、弾性変形可能な樹脂を基材として、その表面に、半導体チップ２０と接続電極１３とを電気的に接続するための導体パターン１１、１２（図１参照）を有するものとしていること。   The interposer 10 has an elastically deformable resin as a base material and has conductor patterns 11 and 12 (see FIG. 1) for electrically connecting the semiconductor chip 20 and the connection electrodes 13 on the surface thereof. thing.

・インターポーザ１０の一端部１０ａの外面には、基板３００と電気的に接続するための接続電極１３が設けられていること。   The connection electrode 13 for electrical connection with the substrate 300 is provided on the outer surface of the one end 10 a of the interposer 10.

・半導体チップ２０は、インターポーザ１０の他端部１０ｂの内面に搭載されており、インターポーザ１０の他端部１０ｂの外面に、熱伝導性接合材４１０が設けられていること。   The semiconductor chip 20 is mounted on the inner surface of the other end portion 10b of the interposer 10, and the heat conductive bonding material 410 is provided on the outer surface of the other end portion 10b of the interposer 10.

［実装構造の変形例］
ここで、本実施形態の実装構造の変形例を図３、図４に示す。図３は第１の変形例、図４は第２の変形例を示す概略断面図である。 [Modification of mounting structure]
Here, the modification of the mounting structure of this embodiment is shown in FIG. 3, FIG. FIG. 3 is a schematic sectional view showing a first modification, and FIG. 4 is a schematic sectional view showing a second modification.

上述したように、半導体パッケージ１００におけるインターポーザ１０は、その他端部１０ｂをケース２００の第２の面２０２に熱伝導性接合材４１０を介して接合することで、熱的・機械的に接続される。   As described above, the interposer 10 in the semiconductor package 100 is thermally and mechanically connected by joining the other end 10 b to the second surface 202 of the case 200 via the heat conductive joining material 410. .

図３に示される第１の変形例では、ケース２００の第２の面２０２には、係止部材としての押さえ部４２０が設けられている。この押さえ部４２０は、インターポーザ１０の他端部１０ｂを引っかけてケース２００に固定するためのものである。   In the first modification shown in FIG. 3, a pressing portion 420 as a locking member is provided on the second surface 202 of the case 200. The pressing portion 420 is for hooking the other end portion 10 b of the interposer 10 and fixing it to the case 200.

本例では、押さえ部４２０は、金属などの鍵爪状のものが、ケース２００の第２の面２０２に接着や溶接などにより接合されたものである。   In this example, the pressing portion 420 is a key claw-shaped member such as a metal joined to the second surface 202 of the case 200 by bonding or welding.

そして、図３中の下方から、インターポーザ１０の他端部１０ｂを押し込むことにより、押さえ部４２０が広がるように弾性変形し、それによって、図３に示されるように、インターポーザ１０の他端部１０ｂが押さえ部４２０に引っかけられて固定される。   Then, by pressing the other end portion 10b of the interposer 10 from below in FIG. 3, the pressing portion 420 is elastically deformed so as to spread, and thereby the other end portion 10b of the interposer 10 is shown in FIG. Is fixed by being caught by the holding part 420.

この第１の変形例によれば、上記した本実施形態の実装構造の効果に加えて、インターポーザ１０の他端部１０ｂを、ケース２００の第２の面２０２に接続する際に、係止部材としての押さえ部４２０が目印となって位置決めが容易になる。   According to the first modification, in addition to the effect of the mounting structure of the present embodiment described above, when the other end portion 10b of the interposer 10 is connected to the second surface 202 of the case 200, the locking member The pressing part 420 as a mark serves as a mark to facilitate positioning.

また、インターポーザ１０の他端部１０ｂが押さえ部４２０によってケース２００の第２の面２０２に固定されるので、ケース２００の第２の面２０２とインターポーザ１０との間の熱伝導性接合材４１０の厚さを一定に制御することができ好ましい。また、熱伝導性接合材４１０の剥離によるインターポーザ１０の落下防止も可能となる。   In addition, since the other end portion 10b of the interposer 10 is fixed to the second surface 202 of the case 200 by the pressing portion 420, the heat conductive bonding material 410 between the second surface 202 of the case 200 and the interposer 10 is used. It is preferable because the thickness can be controlled to be constant. In addition, the interposer 10 can be prevented from dropping due to the peeling of the heat conductive bonding material 410.

図４に示される第２の変形例では、ケース２００の第２の面２０２に、座ぐり４３０が形成されている。この座ぐり４３０は、インターポーザ１０の他端部１０ｂを接続する際の位置決め用の凹部として構成されている。   In the second modification shown in FIG. 4, a spot facing 430 is formed on the second surface 202 of the case 200. The counterbore 430 is configured as a concave portion for positioning when the other end portion 10b of the interposer 10 is connected.

この場合も、上記した本実施形態の実装構造の効果に加えて、インターポーザ１０の他端部１０ｂを、ケース２００の第２の面２０２に接続する際に、凹部である座ぐり４３０が目印となって位置決めが容易になる。   Also in this case, in addition to the effect of the mounting structure of the present embodiment described above, when the other end portion 10b of the interposer 10 is connected to the second surface 202 of the case 200, the counterbore 430 that is a recess is a landmark. Therefore, positioning becomes easy.

（第２実施形態）
図５は、本発明の第２実施形態に係る半導体パッケージ１１０の概略断面構成を示す図である。以下、上記第１実施形態との相違点を中心に述べる。なお、図５では、インターポーザ１０に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。 (Second Embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of a semiconductor package 110 according to the second embodiment of the present invention. Hereinafter, the difference from the first embodiment will be mainly described. In FIG. 5, some of the conductor patterns such as bonding pads and wirings provided in the interposer 10 are omitted.

図５に示されるように、折り曲げられた状態におけるインターポーザ１０の一端部１０ａと他端部１０ｂとの間に、バネ性を有する部材３０が介在されている。そして、このバネ性を有する部材３０によりインターポーザ１０の一端部１０ａと他端部１０ｂとが支持されるようになっている。   As shown in FIG. 5, a member 30 having a spring property is interposed between one end 10a and the other end 10b of the interposer 10 in a bent state. And the one end part 10a and the other end part 10b of the interposer 10 are supported by the member 30 which has this spring property.

このバネ性を有する部材３０としては、ゴム、グラスウールのような弾性材料や金属等からなるバネなどを用いることができる。   As the member 30 having the spring property, a spring made of an elastic material such as rubber or glass wool, a metal, or the like can be used.

本実施形態の半導体パッケージ１１０によれば、折り曲げられた状態のインターポーザ１０において、当該折り曲げ形状を安定して維持することができる。   According to the semiconductor package 110 of the present embodiment, the bent shape can be stably maintained in the folded interposer 10.

そのため、折り曲げられた状態のインターポーザ１０を対向する基板と放熱部材との間に実装する際に、基板と放熱部材とを隔てる方向（図５中の上下方向）以外の方向にインターポーザ１０が変形してずれるのを防止することができ、半導体パッケージ１１０の組み付け性が向上する。   Therefore, when the bent interposer 10 is mounted between the opposing substrate and the heat dissipation member, the interposer 10 is deformed in a direction other than the direction separating the substrate and the heat dissipation member (vertical direction in FIG. 5). Therefore, the assembling property of the semiconductor package 110 is improved.

もちろん、本実施形態の半導体パッケージ１１０も、上記図２に示されるような実装構造に適用できることはいうまでもない。   Of course, it goes without saying that the semiconductor package 110 of the present embodiment can also be applied to the mounting structure as shown in FIG.

その場合、上記図２に示される実装構造において、半導体パッケージ１１０におけるインターポーザ１０の一端部１０ａと他端部１０ｂとの間に、バネ性を有する部材３０が介在されており、このバネ性を有する部材３０によりインターポーザ１０の一端部１０ａと他端部１０ｂとが支持されていることを特徴とする半導体パッケージの実装構造が提供される。   In that case, in the mounting structure shown in FIG. 2, a member 30 having a spring property is interposed between one end portion 10a and the other end portion 10b of the interposer 10 in the semiconductor package 110, and this spring property is provided. A semiconductor package mounting structure is provided in which one end 10a and the other end 10b of the interposer 10 are supported by the member 30.

そして、この実装構造によれば、折り曲げられた状態のインターポーザ１０において、当該折り曲げ形状を安定して維持することができため、折り曲げられた状態のインターポーザ１０を上記基板３００およびケース２００に実装する際に、ケース２００の第１の面２０１と第２の面２０２とを隔てる方向以外の方向にインターポーザ１０が変形するのを防止でき、組み付け性が向上する。   According to this mounting structure, since the bent shape can be stably maintained in the folded interposer 10, when the folded interposer 10 is mounted on the substrate 300 and the case 200, In addition, it is possible to prevent the interposer 10 from being deformed in a direction other than the direction separating the first surface 201 and the second surface 202 of the case 200, and the assembling property is improved.

また、インターポーザ１０の折り曲げ部１０ｃの弾性に加えて、バネ性を有する部材３０の弾性も利用して、基板３００とケース２００の第２の面２０２との間隔のばらつきを吸収できるため、基板３００側およびケース２００側の両方に対する半導体パッケージ１１０の接続性をより良好なものにできる。   In addition to the elasticity of the bent portion 10c of the interposer 10, the elasticity of the spring member 30 can be used to absorb the variation in the distance between the substrate 300 and the second surface 202 of the case 200. The connectivity of the semiconductor package 110 to both the side and the case 200 side can be improved.

［変形例］
なお、このバネ性を有する部材は、図６に示される変形例のように、折り曲げられた状態におけるインターポーザ１０の一端部１０ａと他端部１０ｂとの間の全体ではなく、一部分に介在するものであってもよい。なお、図６においても、インターポーザ１０に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。 [Modification]
In addition, the member which has this spring property intervenes in one part instead of the whole between the one end part 10a and the other end part 10b of the interposer 10 in the bent state as in the modification shown in FIG. It may be. In FIG. 6 as well, some of the conductor patterns such as bonding pads and wirings provided on the interposer 10 are omitted.

（第３実施形態）
図７は、本発明の第３実施形態に係る半導体パッケージ１２０の概略断面構成を示す図である。上記第１実施形態との相違点を中心に述べる。 (Third embodiment)
FIG. 7 is a diagram showing a schematic cross-sectional configuration of a semiconductor package 120 according to the third embodiment of the present invention. The difference from the first embodiment will be mainly described.

上記第１実施形態では、半導体パッケージにおいて、半導体チップ２０は、インターポーザ１０の他端部１０ｂの内面に搭載されており（図１参照）、実装構造においては、さらに、インターポーザ１０の他端部１０ｂの外面に熱伝導性接合材４１０が設けられているものであった。   In the first embodiment, in the semiconductor package, the semiconductor chip 20 is mounted on the inner surface of the other end portion 10b of the interposer 10 (see FIG. 1). In the mounting structure, the other end portion 10b of the interposer 10 is further provided. The heat conductive bonding material 410 was provided on the outer surface of the film.

それに対して、本実施形態の半導体パッケージ１２０では、図７に示されるように、半導体チップ２０は、折り曲げられた状態におけるインターポーザ１０の他端部１０ｂの外面に搭載されている。   On the other hand, in the semiconductor package 120 of the present embodiment, as shown in FIG. 7, the semiconductor chip 20 is mounted on the outer surface of the other end portion 10b of the interposer 10 in a bent state.

ここで、本実施形態においては、インターポーザ１０の他端部１０ｂの外面に、フリップチップ接続ランド１４が設けられており、このフリップチップ接続ランド１４に対して、半導体チップ２０がフリップチップバンプ２４を介して電気的および機械的に接続されている。   Here, in the present embodiment, the flip chip connection land 14 is provided on the outer surface of the other end portion 10 b of the interposer 10, and the semiconductor chip 20 attaches the flip chip bump 24 to the flip chip connection land 14. Connected electrically and mechanically.

この場合、折り曲げられた状態のインターポーザ１０において、フリップチップ接続ランド１４と、インターポーザ１０の一端部１０ａに位置する接続電極１３とは、電気的に接続されている。   In this case, in the interposer 10 in a bent state, the flip chip connection land 14 and the connection electrode 13 located at the one end portion 10a of the interposer 10 are electrically connected.

たとえば、図示しないが、折り曲げられた状態のインターポーザ１０の外面に、フリップチップ接続ランド１４と接続電極１３とをつなぐ配線を形成すればよい。この場合、当該インターポーザ１０の外面に、たとえば銅箔などの導体パターンを形成し、これら導体パターンにより、フリップチップ接続ランド１４、接続電極１３およびこれらをつなぐ配線を形成すればよい。   For example, although not shown, a wiring connecting the flip chip connection land 14 and the connection electrode 13 may be formed on the outer surface of the bent interposer 10. In this case, a conductor pattern such as a copper foil may be formed on the outer surface of the interposer 10, and the flip chip connection land 14, the connection electrode 13, and the wiring connecting them may be formed using these conductor patterns.

そして、半導体チップ２０を、金やはんだなどからなるフリップチップバンプ２４を介して、フリップチップ接続ランド１４に搭載し、固定することにより、半導体チップ２０は、接続電極１３と電気的に接続される。   Then, the semiconductor chip 20 is electrically connected to the connection electrode 13 by mounting and fixing the semiconductor chip 20 on the flip chip connection land 14 via the flip chip bumps 24 made of gold or solder. .

本実施形態の半導体パッケージ１２０も、上記図２に示されるような実装構造に適用できることはいうまでもない。   It goes without saying that the semiconductor package 120 of the present embodiment can also be applied to the mounting structure as shown in FIG.

その場合、上記図２に示される実装構造において、半導体パッケージ１２０における半導体チップ２０は、インターポーザ１０の他端部１０ｂの外面に搭載されており、半導体チップ２０の表面に熱伝導性接合材４１０が設けられていることを特徴とする半導体パッケージの実装構造が提供される。   In that case, in the mounting structure shown in FIG. 2, the semiconductor chip 20 in the semiconductor package 120 is mounted on the outer surface of the other end portion 10 b of the interposer 10, and the heat conductive bonding material 410 is formed on the surface of the semiconductor chip 20. A mounting structure of a semiconductor package is provided.

この実装構造におけるインターポーザ１０の他端部１０ｂ側の接続部の様子は、図７にも一部示されており、半導体チップ２０は、熱伝導性接合材４１０を介して、ケース２００の第２の面２０２に熱的・機械的に接続される。   The state of the connection portion on the other end portion 10b side of the interposer 10 in this mounting structure is also shown in part in FIG. 7, and the semiconductor chip 20 is connected to the second of the case 200 via the heat conductive bonding material 410. The surface 202 is thermally and mechanically connected.

そして、本実施形態の半導体パッケージ１２０およびその実装構造においても、上記第１実施形態と同様の効果を奏するものである。特に、本実施形態では、半導体チップ２０とケース２００の第２の面との間は、熱伝導性接合材４１０のみが介在するだけであるので、熱抵抗をより小さくすることができる。   The semiconductor package 120 and its mounting structure of the present embodiment also have the same effects as those of the first embodiment. In particular, in this embodiment, since only the heat conductive bonding material 410 is interposed between the semiconductor chip 20 and the second surface of the case 200, the thermal resistance can be further reduced.

（第４実施形態）
また、上記実施形態では、半導体チップ２０は、インターポーザ１０の他端部１０ｂに搭載され、熱伝導性接合材４１０を介して、放熱部材であるケース２００に熱的に接続されていた。 (Fourth embodiment)
Moreover, in the said embodiment, the semiconductor chip 20 was mounted in the other end part 10b of the interposer 10, and was thermally connected to the case 200 which is a heat radiating member via the heat conductive joining material 410.

そして、半導体チップ２０は、大電流が流れるパワー素子などの放熱を必要とする半導体素子であった。それに対して、発熱が小さく、さほど放熱を必要としない半導体素子や部品であれば、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの内面に設けることができる。   The semiconductor chip 20 is a semiconductor element that requires heat dissipation, such as a power element through which a large current flows. On the other hand, if it is a semiconductor element and components which generate little heat and do not require much heat dissipation, they can be provided on the inner surface of the one end portion 10a of the interposer 10 in a bent state.

本第４実施形態では、このような構成を有する半導体パッケージの種々の例を図８〜図１２に示す。なお、図８〜図１２では、インターポーザ１０に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。   In the fourth embodiment, various examples of the semiconductor package having such a configuration are shown in FIGS. 8 to 12, some of the conductor patterns such as bonding pads and wirings provided on the interposer 10 are omitted.

図８に示される第１の例では、上記図７に示される第３実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの内面に、発熱の小さい半導体チップ２０ａを接着剤２１およびボンディングワイヤ２２により実装し、モールド樹脂２３で封止したものである。   In the first example shown in FIG. 8, in the semiconductor package of the third embodiment shown in FIG. 7, a semiconductor chip 20 a that generates little heat is bonded to the inner surface of one end 10 a of the interposer 10 in the bent state. 21 and a bonding wire 22, and sealed with a mold resin 23.

また、図９に示される第２の例では、上記図１に示される第１実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの内面に、発熱の小さい半導体チップ２０ａを接着剤２１およびボンディングワイヤ２２により実装し、モールド樹脂２３で封止したものである。   Further, in the second example shown in FIG. 9, in the semiconductor package of the first embodiment shown in FIG. 1, the semiconductor chip 20a that generates little heat is formed on the inner surface of the one end portion 10a of the interposer 10 in the bent state. It is mounted with an adhesive 21 and a bonding wire 22 and sealed with a mold resin 23.

また、図１０に示される第３の例では、上記図１に示される第１実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの内面に、発熱の小さいコンデンサや抵抗素子などの実装部品３１０を図示しない導電性接着剤やはんだなどを介して実装したものである。   Further, in the third example shown in FIG. 10, in the semiconductor package of the first embodiment shown in FIG. 1, a capacitor or a resistance element with small heat generation is formed on the inner surface of the one end portion 10a of the interposer 10 in the bent state. The mounting component 310 such as is mounted via a conductive adhesive or solder (not shown).

また、図１１に示される第４の例では、上記図７に示される第３実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ１０の一端部１０ａの内面に、発熱の小さい半導体チップ２０ａをフリップチップバンプ２４により実装したものである。   In the fourth example shown in FIG. 11, in the semiconductor package of the third embodiment shown in FIG. 7, the semiconductor chip 20 a that generates little heat is formed on the inner surface of the one end portion 10 a of the interposer 10 in the bent state. It is mounted with flip chip bumps 24.

さらに、この第４の例では、インターポーザ１０の一端部１０ａと他端部１０ｂとの間に、バネ性を有する部材３０が介在されており、それにより、インターポーザ１０の一端部１０ａと他端部１０ｂとが支持されている。   Further, in the fourth example, a member 30 having a spring property is interposed between the one end 10a and the other end 10b of the interposer 10, so that the one end 10a and the other end of the interposer 10 are interposed. 10b is supported.

図１２に示される第５の例では、上記図１１に示される第４の例の半導体パッケージにおいて、さらに、インターポーザ１０の他端部１０ｂの内面に、発熱の小さい半導体チップ２０ａをフリップチップバンプ２４により実装したものである。   In the fifth example shown in FIG. 12, in the semiconductor package of the fourth example shown in FIG. 11, a semiconductor chip 20 a that generates little heat is further applied to the inner surface of the other end portion 10 b of the interposer 10. It is implemented by.

そして、これら本実施形態の半導体パッケージにおいても、上記実施形態と同様に、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保することができる。   Also in these semiconductor packages of this embodiment, similarly to the above-described embodiment, a heat radiating member is provided on the side opposite to the substrate, and the semiconductor package is interposed between the substrate and the heat radiating member. Even when the interval between the semiconductor package and the semiconductor package varies, connection to both the substrate and the heat dissipation member of the semiconductor package can be appropriately ensured.

また、本実施形態の半導体パッケージも、上記図２に示されるような実装構造に適用できることはいうまでもなく、その場合の効果は同様である。   Further, it goes without saying that the semiconductor package of the present embodiment can also be applied to the mounting structure as shown in FIG. 2, and the effects in that case are the same.

（他の実施形態）
なお、上記実施形態では、インターポーザ１０は、一端部１０ａ側の内面と他端部１０ｂ側の内面とが対向するようにＵ字形状に折り曲げ可能なものとなっているが、折り曲げ形状はＵ字形状以に限定されるものではない。 (Other embodiments)
In the above embodiment, the interposer 10 is foldable into a U shape so that the inner surface on the one end portion 10a side and the inner surface on the other end portion 10b side face each other. It is not limited to more than the shape.

つまり、インターポーザ１０は、一端部１０ａ側の内面と他端部１０ｃ側の内面とが対向するように弾性変形を利用して折り曲げ可能なものであればよい。   That is, the interposer 10 only needs to be foldable using elastic deformation so that the inner surface on the one end 10a side and the inner surface on the other end 10c side face each other.

そして、本発明は、このようなインターポーザを用いて、一端部側の外面にて基板と電気的な接続を行い、他端部側にて半導体素子の搭載および放熱部材への熱的な接続を行うことにより、これら両側の接続を確実に行うとともに、基板とは反対側から半導体素子の放熱を行うことで、基板の温度上昇を抑えるようにしたことを要部とするものである。そして、その他の細部については適宜設計変更が可能である。   The present invention uses such an interposer to make an electrical connection to the substrate on the outer surface on one end side, and to mount the semiconductor element on the other end side and to make a thermal connection to the heat dissipation member. By doing so, the connection between both sides is surely performed, and the heat release of the semiconductor element is performed from the opposite side of the substrate, thereby suppressing the temperature rise of the substrate. The other details can be changed as appropriate.

本発明の第１実施形態に係る半導体パッケージの概略断面図である。1 is a schematic cross-sectional view of a semiconductor package according to a first embodiment of the present invention. 第１実施形態に係る半導体パッケージの実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the semiconductor package which concerns on 1st Embodiment. 第１実施形態の第１の変形例としての半導体パッケージの実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the semiconductor package as a 1st modification of 1st Embodiment. 第１実施形態の第２の変形例としての半導体パッケージの実装構造を示す概略断面図である。It is a schematic sectional drawing which shows the mounting structure of the semiconductor package as a 2nd modification of 1st Embodiment. 本発明の第２実施形態に係る半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package which concerns on 2nd Embodiment of this invention. 第２実施形態の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a modification of 2nd Embodiment. 本発明の第３実施形態に係る半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態の第１の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a 1st modification of 4th Embodiment of this invention. 第４実施形態の第２の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a 2nd modification of 4th Embodiment. 第４実施形態の第３の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a 3rd modification of 4th Embodiment. 第４実施形態の第４の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a 4th modification of 4th Embodiment. 第４実施形態の第５の変形例としての半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package as a 5th modification of 4th Embodiment. 背面放熱構造を採用した一般的な半導体パッケージの実装構造の概略断面構成を示す図である。It is a figure which shows schematic sectional structure of the mounting structure of the general semiconductor package which employ | adopted the back surface heat dissipation structure.

符号の説明Explanation of symbols

１０…インターポーザ、１０ａ…インターポーザの一端部、
１０ｂ…インターポーザの他端部、１０ｃ…インターポーザの折り曲げ部、
１１…導体パターンとしてのボンディングパッド、
１２…導体パターンとしての配線、１３…接続電極、
２０…半導体素子としての半導体チップ、３０…バネ性を有する部材、
１００、１１０、１２０…半導体パッケージ、２００…ケース、
２０１…ケースの第１の面、２０２ケースの第２の面、３００…基板、
４１０…熱伝導性接合材、４２０…係止部材としての押さえ部、４３０…凹部。
10 ... interposer, 10a ... one end of the interposer,
10b: the other end of the interposer, 10c: a bent portion of the interposer,
11: Bonding pad as a conductor pattern,
12 ... Wiring as a conductor pattern, 13 ... Connection electrode,
20 ... Semiconductor chip as a semiconductor element, 30 ... Member having springiness,
100, 110, 120 ... semiconductor package, 200 ... case,
201 ... first surface of the case, 202 second surface of the case, 300 ... substrate,
410: thermally conductive bonding material, 420: pressing portion as a locking member, 430: concave portion.

Claims (11)

第１の面（２０１）およびこの第１の面（２０１）に対向する第２の面（２０２）を有するケース（２００）と、
前記ケース（２００）の前記第１の面（２０１）に搭載された基板（３００）と、
前記ケース（２００）における前記第１の面（２０１）と前記第２の面（２０２）との間に設けられ、前記基板（３００）と電気的に接続された半導体パッケージ（１００、１１０、１２０）とを備える半導体パッケージの実装構造において、
前記半導体パッケージ（１００、１１０、１２０）は、一端部（１０ａ）側が前記基板（３００）に対向し他端部（１０ｂ）側が前記ケース（２００）の前記第２の面（２０２）に対向するように折り曲げられて前記ケース（２００）内に配置された弾性変形可能なインターポーザ（１０）と、前記インターポーザ（１０）の他端部（１０ｂ）に搭載された半導体素子（２０）とを備えるものであり、
前記インターポーザ（１０）の一端部（１０ａ）は前記基板（３００）に電気的に接続されており、
前記半導体素子（２０）は、前記インターポーザ（１０）を介して前記基板（３００）に電気的に接続されるとともに、前記ケース（２００）の前記第２の面（２０２）と熱伝導性接合材（４１０）を介して熱的に接続されていることを特徴とする半導体パッケージの実装構造。 A case (200) having a first surface (201) and a second surface (202) opposite the first surface (201);
A substrate (300) mounted on the first surface (201) of the case (200);
Semiconductor packages (100, 110, 120) provided between the first surface (201) and the second surface (202) of the case (200) and electrically connected to the substrate (300). In a mounting structure of a semiconductor package comprising
The semiconductor package (100, 110, 120) has one end (10a) facing the substrate (300) and the other end (10b) facing the second surface (202) of the case (200). And an elastically deformable interposer (10) disposed in the case (200) and a semiconductor element (20) mounted on the other end (10b) of the interposer (10). And
One end (10a) of the interposer (10) is electrically connected to the substrate (300),
The semiconductor element (20) is electrically connected to the substrate (300) via the interposer (10), and the second surface (202) of the case (200) and a thermally conductive bonding material. (104) A semiconductor package mounting structure characterized by being thermally connected via (410). 前記インターポーザ（１０）は、一端部（１０ａ）側の内面と他端部（１０ｂ）側の内面とが対向するようにＵ字形状に折り曲げられたものであることを特徴とする請求項１に記載の半導体パッケージの実装構造。 Said interposer (10) is in claim 1, wherein the inner surface and the other end portion of the one end (10a) side and (10b) of the side inner surface in which bent in a U-shape so as to face Mounting structure of the semiconductor package described. 前記インターポーザ（１０）は、弾性変形可能な樹脂を基材として、その表面に、前記半導体素子（２０）と前記インターポーザ（１０）の一端部（１０ａ）とを電気的に接続するための導体パターン（１１、１２）を有するものであることを特徴とする請求項１または２に記載の半導体パッケージの実装構造。 The interposer (10) is a conductive pattern for electrically connecting the semiconductor element (20) and one end portion (10a) of the interposer (10) on the surface of an elastically deformable resin. mounting structure of a semiconductor package according to claim 1 or 2, characterized in that with a (11, 12). 前記インターポーザ（１０）の一端部（１０ａ）の外面には、前記基板（３００）と電気的に接続するための接続電極（１３）が設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体パッケージの実装構造。 The outer surface of the end portion of the interposer (10) (10a), said substrate (300) and for electrically connecting the connection electrode (13) of claims 1 to 3, characterized in that provided The mounting structure of the semiconductor package as described in any one. 前記半導体素子（２０）は、前記インターポーザ（１０）の他端部（１０ｂ）の内面に搭載されており、前記インターポーザ（１０）の他端部（１０ｂ）の外面に前記熱伝導性接合材（４１０）が設けられていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体パッケージの実装構造。 The semiconductor element (20) is mounted on the inner surface of the other end (10b) of the interposer (10), and the thermally conductive bonding material (on the outer surface of the other end (10b) of the interposer (10). 410) The semiconductor package mounting structure according to any one of claims 1 to 4 , wherein: 410) is provided. 前記半導体素子（２０）は、前記インターポーザ（１０）の他端部（１０ｂ）の外面に搭載されており、前記半導体素子（２０）の表面に前記熱伝導性接合材（４１０）が設けられていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体パッケージの実装構造。 The semiconductor element (20) is mounted on the outer surface of the other end (10b) of the interposer (10), and the thermally conductive bonding material (410) is provided on the surface of the semiconductor element (20). mounting structure of a semiconductor package according to any one of claims 1 to 4, characterized in that there. 前記インターポーザ（１０）の一端部（１０ａ）と他端部（１０ｂ）との間には、バネ性を有する部材（３０）が介在されており、このバネ性を有する部材（３０）により前記インターポーザ（１０）の一端部（１０ａ）と他端部（１０ｂ）とが支持されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体パッケージの実装構造。 A member (30) having a spring property is interposed between one end (10a) and the other end (10b) of the interposer (10), and the member (30) having the spring property interposes the interposer. mounting structure of a semiconductor package according to any one of claims 1 to 6 one end (10a) and the other end and (10b), characterized in that it is supported in (10). 前記ケース（２００）の第２の面（２０２）には、前記インターポーザ（１０）の他端部（１０ｂ）を引っかけて前記ケース（２００）に固定するための係止部材（４２０）が設けられていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体パッケージの実装構造。 The second surface (202) of the case (200) is provided with a locking member (420) for hooking the other end (10b) of the interposer (10) and fixing it to the case (200). mounting structure of a semiconductor package according to any one of claims 1 to 7, characterized in that is. 前記ケース（２００）の第２の面（２０２）には、前記インターポーザ（１０）の他端部（１０ｂ）を接続する際の位置決め用の凹部（４３０）が形成されていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体パッケージの実装構造。 The second surface (202) of the case (200) is provided with a recess (430) for positioning when connecting the other end (10b) of the interposer (10). mounting structure of a semiconductor package according to any one of claims 1 to 8. 前記インターポーザ（１０）の一端部（１０ａ）の内面に、他の半導体素子（２０ａ）が搭載されていることを特徴とする請求項５に記載の半導体パッケージの実装構造。The semiconductor package mounting structure according to claim 5, wherein another semiconductor element (20a) is mounted on an inner surface of one end (10a) of the interposer (10). 前記インターポーザ（１０）の一端部（１０ａ）の内面に、コンデンサや抵抗素子などの実装部品（３１０）が搭載されていることを特徴とする請求項５に記載の半導体パッケージの実装構造。6. The semiconductor package mounting structure according to claim 5, wherein a mounting component (310) such as a capacitor or a resistance element is mounted on an inner surface of one end (10a) of the interposer (10).
JP2004006668A 2004-01-14 2004-01-14 Semiconductor package mounting structure Expired - Fee Related JP4193702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006668A JP4193702B2 (en) 2004-01-14 2004-01-14 Semiconductor package mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006668A JP4193702B2 (en) 2004-01-14 2004-01-14 Semiconductor package mounting structure

Publications (2)

Publication Number Publication Date
JP2005203486A JP2005203486A (en) 2005-07-28
JP4193702B2 true JP4193702B2 (en) 2008-12-10

Family

ID=34820564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006668A Expired - Fee Related JP4193702B2 (en) 2004-01-14 2004-01-14 Semiconductor package mounting structure

Country Status (1)

Country Link
JP (1) JP4193702B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697118B2 (en) * 2006-10-23 2011-06-08 株式会社デンソー Electronic equipment
JP5096782B2 (en) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 Semiconductor device
KR101065935B1 (en) * 2007-07-19 2011-09-19 엔이씨 액세스 테크니카 가부시키가이샤 Electronic component mounting apparatus and manufacturing method thereof
US8344491B2 (en) * 2008-12-31 2013-01-01 Micron Technology, Inc. Multi-die building block for stacked-die package

Also Published As

Publication number Publication date
JP2005203486A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US6317326B1 (en) Integrated circuit device package and heat dissipation device
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP4910439B2 (en) Semiconductor device
JP2008166440A (en) Semiconductor device
JP4014591B2 (en) Semiconductor device and electronic equipment
JP4218434B2 (en) Electronic equipment
JPH06260532A (en) Connection structure of flip chip
JP4828164B2 (en) Interposer and semiconductor device
US20050062154A1 (en) Electronically grounded heat spreader
JP5169800B2 (en) Electronic equipment
JP2007158279A (en) Semiconductor device and electronic controller using the same
TWI286832B (en) Thermal enhance semiconductor package
JP2001267699A (en) Chip scale packaging with coincident cte on printed circuit board
JP4193702B2 (en) Semiconductor package mounting structure
JP3519285B2 (en) Semiconductor device
JP5358515B2 (en) Semiconductor device and electronic control device using the same
JP4952365B2 (en) Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device
JP4697118B2 (en) Electronic equipment
JPH08274214A (en) Semiconductor device
KR20080052411A (en) Semiconductor device, manufacturing method thereof, and mounting structure of semiconductor device
JP3938017B2 (en) Electronic equipment
JP2007188930A (en) Semiconductor device and method of manufacturing the same
JP2008270511A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees