JP4936854B2

JP4936854B2 - 表示装置、及び表示パネルドライバ

Info

Publication number: JP4936854B2
Application number: JP2006289512A
Authority: JP
Inventors: 健二鈴木
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-10-25
Filing date: 2006-10-25
Publication date: 2012-05-23
Anticipated expiration: 2026-10-25
Also published as: US20080100646A1; KR20080037555A; CN101169915B; KR100903533B1; JP2008107516A; CN101169915A; TW200834529A

Description

本発明は、表示装置、表示パネルドライバ、及び表示パネルの駆動方法に関しており、特に、階調に対応する階調電圧を発生するための技術に関する。

液晶表示パネルその他の表示パネルを電圧駆動によって駆動する表示パネルドライバには、しばしば、階調電圧発生回路が搭載される。階調電圧発生回路とは、表示パネルで使用可能な階調にそれぞれに対応する階調電圧を発生する回路のことである。典型的な表示パネルドライバでは、階調電圧発生回路で発生された階調電圧が各画素の階調を示す画素データに応じて選択され、各画素は、選択された階調電圧で駆動される。

特開平６−１６１３８７号公報は、複数の階調用基準電圧と、それらから生成される補間電圧とを選択的に液晶表示パネルのデータ線に出力する表示装置の駆動回路を開示している。この駆動回路では、最大階調及び最小階調を得るための階調用基準電圧が補間電圧とは独立に調整され、これにより、液晶表示パネルに表示される画像のコントラストが向上されている。ただし、この公報には、階調用基準電圧の生成方法については開示はない。

階調電圧発生回路は、最も典型的には、抵抗ラダーを用いた電圧分圧によって階調電圧を発生するように構成される。このような階調電圧発生回路は、例えば、特開２００２−３６６１１２号公報、特開２００４−１２６６２０号公報、特開２００５−２６５６３６号公報、特開２００６−３９２０５号公報、特開２００６−７８７３１号公報に開示されている。

図１は、抵抗ラダーを使用して階調電圧を生成する階調電圧発生回路の典型的な構成を示す回路図である。図１の階調電圧発生回路１００は、γアンプ１０１_１〜１０１_ｍと、抵抗ラダー１０２とから構成されている。

γアンプ１０１_１〜１０１_ｍの入力には、それぞれ、下記関係を満足する階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍが階調電源（図示されない）から供給される：
Ｖ_Ｅ１＞Ｖ_Ｅ２＞・・・＞Ｖ_Ｅｍ．
一方、γアンプ１０１_１〜１０１_ｍの出力は、それぞれ、抵抗ラダー１０２の入力タップ１０３_１〜１０３_ｍに接続されている。

抵抗ラダー１０２は、電圧分圧によって、下記関係を満足する階調電圧Ｖ_γ１〜Ｖ_γｐを生成する：
Ｖ_γ１＞Ｖ_γ２＞・・・＞Ｖ_γｐ．抵抗ラダー１０２の、隣接する出力タップ間の抵抗値は、液晶表示パネルのガンマカーブに応じて決定される。

初期の液晶表示装置では、抵抗ラダー１０２がデータ線ドライバに集積化される一方、γアンプ１０１_１〜１０１_ｍがデータ線ドライバとは別の専用ＩＣに集積化されていた。しかし、コストの低減のために、近年は、γアンプ１０１_１〜１０１_ｍをデータ線ドライバに集積化することが求められている。ある種の液晶表示装置では、γアンプ１０１_１〜１０１_ｍは、単一のデータ線ドライバに集積化される。また、液晶表示装置に複数のデータ線ドライバが設けられる場合には、抵抗ラダー１０２が複数のデータ線ドライバのそれぞれに集積化される一方で、複数のデータ線ドライバに分散して集積化された一組のγアンプ１０１_１〜１０１_ｍによって、複数のデータ線ドライバのそれぞれに集積化された抵抗ラダー１０２が駆動されることもある。
特開平６−１６１３８７号公報特開２００２−３６６１１２号公報特開２００４−１２６６２０号公報特開２００５−２６５６３６号公報特開２００６−３９２０５号公報特開２００６−７８７３１号公報

γアンプ１０１_１〜１０１_ｍをデータ線ドライバに集積化する場合に発生する問題の一つは、データ線ドライバが液晶表示パネルのデータ線を駆動したときにγアンプ１０１_１〜１０１_ｍに供給される電源電圧が変動することである。液晶表示パネルのデータ線は大きな容量を有しており、従って、データ線の駆動には大きな駆動電流が必要である。よって、データ線を駆動したときにデータ線ドライバの内部の電源電圧がある程度変動することは避けがたい。しかしながら、図１の構成の階調電圧発生回路１００では、γアンプ１０１_１〜１０１_ｍに供給される電源電圧の変動に伴ってγアンプ１０１_１〜１０１_ｍから出力される電圧（即ち、入力タップ１０３_１〜１０３_ｍの電圧）が変動し、その結果、階調電圧Ｖ_γ１〜Ｖ_γｐも変動する。この結果、液晶表示パネルに表示される画像の画質が劣化してしまう。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明による表示装置は、表示パネル（１）と、少なくとも一のデータ線ドライバ（２）と、データ線ドライバ（２）のいずれかに集積化されている、複数のリファレンス電圧（Ｖ_１〜Ｖ_ｍ−１）をそれぞれに生成する複数の演算増幅器（２６_１〜２６_ｍ−１）とを具備する。データ線ドライバ（２）は、表示パネルを駆動する駆動回路（２４、２５）と、複数のリファレンス電圧（Ｖ_１〜Ｖ_ｍ−１）のうち最も高い最高リファレンス電圧（Ｖ_１）を前記複数の演算増幅器（２６_１〜２６_ｍ−１）のうちの第１演算増幅器（２６_１）から供給され、供給された最高リファレンス電圧（Ｖ_１）を最高階調電圧（Ｖ_γ１）として駆動回路（２４、２５）に供給する最高階調電圧配線（２７）と、前記最高リファレンス電圧（Ｖ_１）以外の前記複数のリファレンス電圧（Ｖ_２〜Ｖ_ｍ−１）を第１演算増幅器（２６_１）以外の前記複数の演算増幅器（２６_２〜２６_ｍ−１）からそれぞれに受け取り、前記最高階調電圧（Ｖ_γ１）よりも低い複数の階調電圧（Ｖ_γ２〜Ｖ_γｐ−１）を生成する抵抗ラダー（２８）とを備えている。駆動回路（２４、２５）は、表示パネル（１）のデータ線を、最高階調電圧（Ｖ_γ１）、及び前記複数の階調電圧（Ｖ_γ２〜Ｖ_γｐ−１）を用いて駆動する。最高階調電圧配線（２７）は、抵抗ラダー（２８）から切り離されている。

このような表示装置では、最高階調電圧配線（２７）が抵抗ラダー（２８）から切り離されていることにより、演算増幅器（２６）の出力の吸い込み／吐き出し電流を低減することができる。吸い込み／吐き出し電流が低減されることにより、これらの演算増幅器（２６）のＰＳＲＲ特性（power supply rejection ratio）が向上し、演算増幅器（２６）は、電源電圧の変動があってもリファレンス電圧（Ｖ_１、Ｖ_２）を安定に出力することができる。これにより、階調電圧が安定化され、表示パネル（１）に表示される画像の画質が向上する。

同様に、最低階調電圧（Ｖ_γｐ）を供給する最低階調電圧配線（２９）も抵抗ラダー（２８）から切り離されていることが好ましい。この場合、表示装置は、データ線ドライバ（２）のいずれかに集積化されている、前記複数のリファレンス電圧（Ｖ_１〜Ｖ_ｍ−１）のいずれよりも低い最低リファレンス電圧（Ｖ_ｍ）を生成する第２演算増幅器（２６_ｍ）を更に具備する。データ線ドライバ（２）の最低階調電圧配線（２９）には、最低リファレンス電圧（Ｖ_ｍ）が第２演算増幅器（２６_ｍ）から供給され、最低階調電圧配線（２９）は、供給された最低リファレンス電圧（Ｖ_ｍ）を最低階調電圧（Ｖ_γｐ）として駆動回路（２４）に供給する。駆動回路（２４）は、表示パネル（１）のデータ線を、最高階調電圧（Ｖ_γ１）、複数の階調電圧（Ｖ_γ２−Ｖ_γｐ−１）、及び最低階調電圧（Ｖ_γｐ）を用いて駆動する。

本発明によれば、演算増幅器によって発生されるリファレンス電圧、及びそれらから発生される階調電圧を安定化し、表示パネルに表示される画像の画質を向上することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態における液晶表示装置の構成を示すブロック図である。当該液晶表示装置は、液晶表示パネル１と、データ線ドライバ２_１〜２_ｎと、走査線ドライバ３と、ＬＣＤコントローラ４と、階調電源５とを備えている。データ線ドライバ２_１〜２_ｎは、液晶表示パネル１のデータ線（図示されない）を駆動する。走査線ドライバ３は、液晶表示パネル１の走査線（図示されない）を駆動する。ＬＣＤコントローラ４は、データ線ドライバ２_１〜２_ｎに、液晶表示パネル１の各画素の階調を示す画素データＤ_ＩＮを供給する。加えて、ＬＣＤコントローラ４は、データ線ドライバ２_１〜２_ｎ及び走査線ドライバ３に制御信号（図示されない）を供給し、これによりデータ線ドライバ２_１〜２_ｎ及び走査線ドライバ３を制御する。

階調電源５は、階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍを発生する回路である。後述されるように、階調電源５によって生成された階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍは、リファレンス電圧Ｖ_１〜Ｖ_ｍを生成するために使用される一組の電圧であり、下記の関係を満足する：
Ｖ_Ｅ１＞Ｖ_Ｅ２＞・・・＞Ｖ_Ｅｍ．

図３に示されているように、階調電源５は、階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍをそれぞれに発生する電圧分割抵抗７_１〜７_ｍを備えている。電圧分割抵抗７_１〜７_ｍのそれぞれは、電源端子８と接地端子９との間に接続されており、その中間に設けられた中間ノード１１から階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍを出力する。

電源ライン６は、階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍから生成されたリファレンス電圧Ｖ_１〜Ｖ_ｍをデータ線ドライバ２_１〜２_ｎのそれぞれに分配するために使用される；図３では、リファレンス電圧Ｖ_ｉをデータ線ドライバ２_１〜２_ｎに分配する電源ライン６が、符号「６_ｉ」によって示されている。

続いて、データ線ドライバ２の構成を詳細に説明する。データ線ドライバ２_１〜２_ｎのそれぞれは、データレジスタ２１と、ラッチ回路２２と、γ抵抗ラダー回路２３と、Ｄ／Ａコンバータ２４と、出力回路２５とを備えている。データレジスタ２１は、ＬＣＤコントローラ４から画素データＤ_ＩＮを受け取って保存する。ラッチ回路２２は、データレジスタ２１から画素データＤ_ＩＮをラッチし、ラッチした画素データＤ_ＩＮをＤ／Ａコンバータ２４に転送する。γ抵抗ラダー回路２３は、抵抗ラダーを用いた電圧分割により、下記関係を満足する階調電圧Ｖ_γ１〜Ｖ_γｐをリファレンス電圧Ｖ_１〜Ｖ_ｍから発生する：
Ｖ_γ１＞Ｖ_γ２＞・・・＞Ｖ_γｐ．

Ｄ／Ａコンバータ２４は、階調電圧Ｖ_γ１〜Ｖ_γｐから、ラッチ回路２２から受け取った画素データＤ_ＩＮに対応する階調電圧を選択し、選択された階調電圧を出力回路２５に出力する。出力回路２５は、液晶表示パネル１のデータ線のそれぞれに接続されている電圧フォロア（図示されない）から構成されており、各データ線を、Ｄ／Ａコンバータ２４から供給された階調電圧に対応する駆動電圧に駆動する。

更に、γアンプ２６_１〜２６_ｍが、データ線ドライバ２_１〜２_ｎに分散して集積化されている。γアンプ２６_１〜２６_ｍは、階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍからリファレンス電圧Ｖ_１〜Ｖ_ｍを発生するために使用される演算増幅器である。γアンプ２６_１〜２６_ｍは、基本的には、それぞれ階調電源電圧Ｖ_Ｅ１〜Ｖ_Ｅｍと一致するようにリファレンス電圧Ｖ_１〜Ｖ_ｍを発生する。ただし、γアンプ２６_１〜２６_ｍの動作により、リファレンス電圧Ｖ_１〜Ｖ_ｍの微調整を行うことも可能である。本実施形態では、１つのデータ線ドライバ２に、２つのγアンプ２６が集積化されている（従って、ｍは２ｎに等しい）。

図４は、各データ線ドライバ２に集積化されたγ抵抗ラダー回路２３の構成を示す図である。γ抵抗ラダー回路２３は、最高階調電圧配線２７と、抵抗ラダー２８と、最低階調電圧配線２９とを備えている。最高階調電圧配線２７は、最高の階調電圧Ｖ_γ１をＤ／Ａコンバータ２４に供給する配線であり、外部入力パッド３１_１に接続されている。外部入力パッド３１_１は、電源ライン６_１を介してγアンプ２６_１の出力に接続されており、従って、最高階調電圧配線２７は、γアンプ２６_１から供給された最高のリファレンス電圧Ｖ_１を最高の階調電圧Ｖ_γ１としてそのままＤ／Ａコンバータ２４に供給する。

同様に、最低階調電圧配線２９は、最低の階調電圧Ｖ_γｐをＤ／Ａコンバータ２４に供給する配線であり、外部入力パッド３１_ｍに接続されている。外部入力パッド３１_ｍは、電源ライン６_ｍを介してγアンプ２６_ｍの出力に接続されており、従って、最低階調電圧配線２９は、γアンプ２６_ｍから供給された最低のリファレンス電圧Ｖ_ｍを最低の階調電圧Ｖ_γｐとしてそのままＤ／Ａコンバータ２４に供給する。

一方、抵抗ラダー２８は、中間のリファレンス電圧Ｖ_２〜Ｖ_ｍ−２から中間の階調電圧Ｖ_γ２〜Ｖ_γｐ−１を電圧分割によって生成し、Ｄ／Ａコンバータ２４に供給する。抵抗ラダー２８には、入力タップ３０_２〜３０_ｍ−１が設けられており、その入力タップ３０_２〜３０_ｍ−１は、それぞれ、外部入力パッド３１_２〜３１_ｍ−１に接続されている。外部入力パッド３１_２〜３１_ｍ−１は、それぞれ、電源ライン６_２〜６_ｍ−１を介してγアンプ２６_２〜２６_ｍ−２に接続されており、従って、入力タップ３０_２〜３０_ｍ−１には、それぞれリファレンス電圧Ｖ_２〜Ｖ_ｍ−１が供給される。リファレンス電圧Ｖ_２〜Ｖ_ｍ−２が供給されると、抵抗ラダー２８の各出力タップから階調電圧Ｖ_γ２〜Ｖ_γｐ−２が出力される。

本実施形態の液晶表示装置１０の一つの特徴は、最も高い階調電圧Ｖ_γ１を供給する最高階調電圧配線２７、及び最も低い階調電圧Ｖ_γｐを供給する最低階調電圧配線２９が抵抗ラダー２８から切り離されている点にある。これにより、最高のリファレンス電圧Ｖ_１を発生するγアンプ２６_１の出力及び最も低い階調電圧Ｖ_γｐを発生するγアンプ２６_ｍの出力が抵抗ラダー２８から切り離され、リファレンス電圧Ｖ_１、Ｖ_２、Ｖ_ｍ−１、Ｖ_ｍを生成するγアンプ２６_１、２６_２、２６_ｍ−１、２６_ｍの出力に吸い込まれる電流、又は吐き出される電流が低減される。吸い込み電流／吐き出し電流の低減は、γアンプ２６_１〜２６_ｍの内部のトランジスタに印加される電流／電圧バイアスを安定化し、γアンプ２６_１〜２６_ｍのＰＳＲＲ特性（power supply rejection ratio）を有効に向上させる。この結果、γアンプ２６_１〜２６_ｍに供給される電源電圧が変動しても、リファレンス電圧が安定に保たれ、液晶表示パネルに表示される画像の画質の劣化が抑制される。

発明者は、最高階調電圧配線２７及び最低階調電圧配線２９を抵抗ラダー２８から切り離すことによる吸い込み電流／吐き出し電流の低減及びリファレンス電圧の安定化の効果を、γアンプ２６の数が１８である場合（ｍ＝１８）の場合についてシミュレーションによって検証した。より具体的には、γアンプ２６_１、２６_１８の出力が抵抗ラダー２８に接続されている場合（図５Ａ参照）と、γアンプ２６_１、２６_１８の出力が抵抗ラダー２８に接続されていない場合（図５Ｂ参照）のそれぞれについて、γアンプ２６_１、２６_２、２６_ｍ−１、２６_ｍの吸い込み電流／吐き出し電流の大きさ及びリファレンス電圧Ｖ_１、Ｖ_２の変動が、シミュレーションによって算出された。

図５Ａに示されているように、最高階調電圧配線２７及び最低階調電圧配線２９が抵抗ラダー２８に接続されている場合、γアンプ２６_１の出力から比較的大きな吐き出し電流（Ｘ_１ｍＡ）が流れ出し、γアンプ２６_２の出力に比較的大きな吸い込み電流（Ｘ_２ｍＡ）が流れ込み、γアンプ２６_ｍ−１の出力から比較的大きな吐き出し電流（Ｘ_２ｍＡ）が流れ出し、γアンプ２６_ｍの出力に比較的大きな吸い込み電流（Ｘ_１ｍＡ）が流れ込むという結果が得られた。更に、図６に示されているように、γアンプ２６_１〜２６_ｍの電源電圧Ｖ_ＤＤ２が周期的に変化した場合には、リファレンス電圧Ｖ_１、Ｖ_２も大きな変動を起こすという結果が得られた。

更に、最高階調電圧配線２７及び最低階調電圧配線２９が抵抗ラダー２８から切り離されている点以外は同一の条件でシミュレーションが行われた。その結果、γアンプ２６_１、２６_２、２６_１７、２６_１８の吸い込み電流／吐き出し電流が顕著に低減されるという結果が得られた。具体的には、図５Ｂに示されているように、γアンプ２６_１、２６_１８の吸い込み電流／吐き出し電流は０であり、γアンプ２６_２の出力から比較的小さな吐き出し電流（Ｙ（＜Ｘ_２）ｍＡ）が流れ出し、γアンプ２６_１７の出力に比較的小さな吸い込み電流（ＹｍＡ）が流れ込む、という結果が得られた。更に、図６に示されているように、γアンプ２６_１〜２６_ｍの電源電圧Ｖ_ＤＤ２が周期的に変化した場合でも、リファレンス電圧Ｖ_１、Ｖ_２の変動は小さいという結果が得られた。

なお、本実施形態では、最高階調電圧配線２７及び最低階調電圧配線２９の両方が、抵抗ラダー２８から電気的に切り離されている構成が提示されているが、一方のみが抵抗ラダー２８から電気的に切り離されていてもよい。このような構成でも吸い込み電流／吐き出し電流の低減、及びリファレンス電圧Ｖ_１、Ｖ_２の変動の抑制という効果が得られることは当業者には自明的である。

（第２の実施形態）
液晶表示装置の製造業者が要望するリファレンス電圧の組み合わせは、液晶表示装置の製造者によって異なることがある。より具体的には、或る製造業者は、ｍ本のリファレンス電圧Ｖ_１〜Ｖ_ｍをデータ線ドライバに供給することを望む一方、他の製造業者は、高いほうから２番目のリファレンス電圧Ｖ_２及び低いほうから２番目のリファレンス電圧Ｖ_ｍ−１の供給を省略したいと望む場合がある。

両方の製造業者の要求を同時に満足させる上の一つの問題は、図７に示されているように、第１の実施形態のγ抵抗ラダー回路２３の構成では、リファレンス電圧Ｖ_２、Ｖ_ｍ−１の供給を省略すると所望の階調電圧が生成されないことである。リファレンス電圧Ｖ_２の供給が停止されると、入力タップ３０_２、３０_３の間の出力タップには、所望の階調電圧が生成されない。同様に、リファレンス電圧Ｖ_ｍ−１の供給が停止されると、入力タップ３０_ｍ−１、３０_ｍの間の出力タップには、所望の階調電圧が生成されない。

このような問題を解決するために、第２の実施形態では、各データ線ドライバ２に搭載されるγ抵抗ラダー回路の構成が修正される。図８、図９は、本発明の第２の実施形態におけるγ抵抗ラダー回路２３Ａの構成を示す回路図である。第２の実施形態では、各データ線ドライバ２_ｉに、電源ライン６_１〜６_ｍのそれぞれに対応する外部入力パッド３１_１〜３１_ｍに加えてダミーパッド３２、３３が設けられる。ダミーパッド３２は、抵抗素子３４を介して抵抗ラダー２８の入力タップ３０_２に接続され、ダミーパッド３３は、抵抗素子３５を介して抵抗ラダー２８の入力タップ３０_ｍ−１に接続される。

このような構成のγ抵抗ラダー回路２３Ａは、リファレンス電圧Ｖ_１〜Ｖ_ｍの全てをデータ線ドライバに供給することを望む製造業者と、リファレンス電圧Ｖ_２、Ｖ_ｍ−１の供給を望まない製造業者の両方の要求を、データ線ドライバ２の外部の配線に僅かな変更を加えることによって満足させることができる。図８に示されているように、リファレンス電圧Ｖ_１〜Ｖ_ｍの全てが供給される場合には、リファレンス電圧Ｖ_１〜Ｖ_ｍが、それぞれ、外部入力パッド３１_１〜３１_ｍに供給される。

一方、リファレンス電圧Ｖ_２、Ｖ_ｍ−１の供給が省略される場合、図９に示されているように、リファレンス電圧Ｖ_１を生成するγアンプ２６_１の出力が外部配線３６によってダミーパッド３２に接続され、リファレンス電圧Ｖ_ｍを生成するγアンプ２６_ｍの出力が外部配線３７によってダミーパッド３３に接続される。これにより、リファレンス電圧Ｖ_１、Ｖ_ｍがダミーパッド３２、３３に供給される。抵抗素子３４、３５の抵抗値が適切に定められていれば、リファレンス電圧Ｖ_２、Ｖ_ｍ−１が供給されなくても、リファレンス電圧Ｖ_１、Ｖ_ｍをダミーパッド３２、３３に供給することによって所望の階調電圧Ｖ_γ２〜Ｖ_γｐ−１を生成することが可能である。

なお、上述の実施形態において、液晶表示パネル１が単一のデータ線ドライバ２によって駆動される場合には、その単一のデータ線ドライバ２に、全てのγアンプ２６_１〜２６_ｍが集積化されてもよい。この場合、リファレンス電圧Ｖ_１〜Ｖ_ｍを抵抗ラダー２８に供給する電源ライン６_１〜６_ｍも、その単一のデータ線ドライバ２に集積化される。

また、上述の実施形態には液晶表示パネルを備えた液晶表示装置が提示されているが、本発明が、他の表示パネルを電圧駆動する表示装置にも適用可能なことは、当業者には自明的である。

図１は、従来の階調電圧発生回路の構成を示す回路図である。図２は、本発明の第１の実施形態における液晶表示装置の構成を示すブロック図である。図３は、第１の実施形態におけるデータ線ドライバ及び階調電源の構成を示すブロック図である。図４は、第１の実施形態におけるγ抵抗ラダー回路の構成、及びγ抵抗ラダー回路とγアンプとの接続態様を示す回路図である。図５Ａは、従来例のγ抵抗ラダー回路の構成、及び、γアンプの吸い込み／吐き出し電流を示す図である。図５Ｂは、従来例のγ抵抗ラダー回路の構成、及び、γアンプの吸い込み／吐き出し電流を示す図である。図６は、従来例、及び本発明のγ抵抗ラダー回路におけるリファレンス電圧の変動を示すグラフである。図７は、第１の実施形態において、リファレンス電圧Ｖ２、Ｖ_ｍ−１が供給されない場合のγ抵抗ラダー回路の動作を説明する図である。図８は、第２の実施形態におけるγ抵抗ラダー回路の構成、及びγ抵抗ラダー回路とγアンプとの接続態様を示す回路図である。図９は、第２の実施形態におけるγ抵抗ラダー回路とγアンプとの他の接続態様を示す回路図である。

符号の説明

１：液晶表示パネル
２：データ線ドライバ
３：走査線ドライバ
４：ＬＣＤコントローラ
５：階調電源
６：電源ライン
７：電圧分割抵抗
８：電源端子
９：接地端子
１１：中間ノード
２１：データレジスタ
２２：ラッチ回路
２３、２３Ａ：γ抵抗ラダー回路
２４：Ｄ／Ａコンバータ
２５：出力回路
２６：γアンプ
２７：最高階調電圧配線
２８：抵抗ラダー
２９：最低階調電圧配線
３０：入力タップ
３１：外部入力パッド
３２、３３：ダミーパッド
３４、３５：抵抗素子
３６、３７：外部配線
１００：階調電圧発生回路
１０１：γアンプ
１０２：抵抗ラダー
１０３：入力タップ

Claims

表示パネルと、
少なくとも一のデータ線ドライバと、
前記データ線ドライバのいずれかに集積化されている、複数のリファレンス電圧をそれぞれに生成する複数の演算増幅器
とを具備し、
前記データ線ドライバは、
前記表示パネルを駆動する駆動回路と、
前記複数のリファレンス電圧のうち最も高い最高リファレンス電圧を前記複数の演算増幅器のうちの第１演算増幅器から供給され、供給された前記最高リファレンス電圧を最高階調電圧として前記駆動回路に供給する最高階調電圧配線と、
前記最高リファレンス電圧以外の前記複数のリファレンス電圧を前記第１演算増幅器以外の前記複数の演算増幅器からそれぞれに受け取り、前記最高階調電圧よりも低い複数の階調電圧を生成する抵抗ラダー
とを備え、
前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、及び前記複数の階調電圧を用いて駆動し、
前記複数の演算増幅器は、前記複数のリファレンス電圧を前記データ線ドライバの外部にそれぞれに出力し、
前記データ線ドライバは、更に、
前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、
第１ダミーパッドと、
前記複数の入力タップのうちの一端に位置する入力タップと前記第１ダミーパッドとの間に設けられた第１抵抗素子
とを備え、
前記最高階調電圧配線は、前記データ線ドライバの内部においては前記抵抗ラダーから切り離されている
表示装置。
請求項１に記載の表示装置であって、
前記第１ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第１演算増幅器の出力に接続されている
表示装置。
請求項１又は２に記載の表示装置であって、
前記データ線ドライバのいずれかに集積化されている、前記複数のリファレンス電圧のいずれよりも低い最低リファレンス電圧を生成する第２演算増幅器を更に具備し、
前記データ線ドライバは、前記最低リファレンス電圧を前記第２演算増幅器から供給され、供給された前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線を更に備え、
前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、前記複数の階調電圧、及び前記最低階調電圧を用いて駆動し、
前記データ線ドライバは、更に、
第２ダミーパッドと、
前記複数の入力タップのうちの他端に位置する入力タップと前記第２ダミーパッドとの間に設けられた第２抵抗素子
とを備え、
前記最低階調電圧配線は、前記データ線ドライバの内部においては前記抵抗ラダーから切り離されている
表示装置。
請求項３に記載の表示装置であって、
前記第２ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第２演算増幅器の出力に接続されている
表示装置。
表示パネルと、
少なくとも一のデータ線ドライバと、
前記データ線ドライバのいずれかに集積化されている、複数のリファレンス電圧をそれぞれに生成する複数の演算増幅器
とを具備し、
前記データ線ドライバは、
前記表示パネルを駆動する駆動回路と、
前記複数のリファレンス電圧のうち最も低い最低リファレンス電圧を前記複数の演算増幅器のうちの第１演算増幅器から供給され、供給された前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線と、
前記最低リファレンス電圧以外の前記複数のリファレンス電圧を前記第１演算増幅器以外の前記複数の演算増幅器からそれぞれに受け取り、前記最低階調電圧よりも高い複数の階調電圧を生成する抵抗ラダー
とを備え、
前記駆動回路は、前記表示パネルのデータ線を、前記最低階調電圧、及び前記複数の階調電圧を用いて駆動し、
前記複数の演算増幅器は、前記複数のリファレンス電圧を前記データ線ドライバの外部にそれぞれに出力し、
前記データ線ドライバは、更に、
前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、
ダミーパッドと、
前記複数の入力タップのうちの端に位置する入力タップと前記ダミーパッドとの間に設けられた抵抗素子
とを備え、
前記最低階調電圧配線は、前記データ線ドライバの内部においては前記抵抗ラダーから切り離されている
表示装置。
請求項５に記載の表示装置であって、
前記ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第１演算増幅器の出力に接続されている
表示装置。
複数のリファレンス電圧から階調電圧を生成するように構成された表示パネルドライバであって、
前記複数のリファレンス電圧の少なくとも一を生成する演算増幅器と、
表示パネルを駆動する駆動回路と、
前記複数のリファレンス電圧のうち最も高い最高リファレンス電圧を供給され、供給された前記最高リファレンス電圧を最高階調電圧として前記駆動回路に供給する最高階調電圧配線と、
前記最高リファレンス電圧以外の前記複数のリファレンス電圧を受け取り、前記最高階調電圧よりも低い複数の階調電圧を生成する抵抗ラダーと、
前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、
第１ダミーパッドと、
前記複数の入力タップのうちの一端に位置する入力タップと前記第１ダミーパッドとの間に設けられた第１抵抗素子
とを具備し、
前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、及び前記複数の階調電圧を用いて駆動し、
前記最高階調電圧配線は、前記抵抗ラダーから切り離されている
表示パネルドライバ。
請求項７に記載の表示パネルドライバであって、
前記複数のリファレンス電圧のいずれよりも低い最低リファレンス電圧を供給され、前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線と、
第２ダミーパッドと、
前記複数の入力タップのうちの他端に位置する入力タップと前記第２ダミーパッドとの間に設けられた第２抵抗素子
を更に具備し、
前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、前記複数の階調電圧、及び前記最低階調電圧を用いて駆動し、
前記最低階調電圧配線は、前記抵抗ラダーから切り離されている
表示パネルドライバ。
複数のリファレンス電圧から階調電圧を生成するように構成された表示パネルドライバであって、
前記複数のリファレンス電圧の少なくとも一を生成する演算増幅器と、
表示パネルを駆動する駆動回路と、
前記複数のリファレンス電圧のうち最も低い最低リファレンス電圧を前記複数の演算増幅器のうちの第１演算増幅器から供給され、供給された前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線と、
前記最低リファレンス電圧以外の前記複数のリファレンス電圧を前記第１演算増幅器以外の前記複数の演算増幅器からそれぞれに受け取り、前記最低階調電圧よりも高い複数の階調電圧を生成する抵抗ラダーと、
前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、
ダミーパッドと、
前記複数の入力タップのうちの一端に位置する入力タップと前記ダミーパッドとの間に設けられた抵抗素子
とを具備し、
前記駆動回路は、前記表示パネルのデータ線を、前記最低階調電圧、及び前記複数の階調電圧を用いて駆動し、
前記最低階調電圧配線は、前記抵抗ラダーから切り離されている
表示パネルドライバ。