JP5633232B2

JP5633232B2 - 集積回路装置及び電子機器

Info

Publication number: JP5633232B2
Application number: JP2010176527A
Authority: JP
Inventors: 浩明野溝; 橋本　敬介; 敬介橋本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2010-08-05
Filing date: 2010-08-05
Publication date: 2014-12-03
Anticipated expiration: 2030-08-05
Also published as: JP2012037665A

Description

本発明は、ＥＰＤ（electrophoretic display）パネル（電気泳動表示パネル）等の電気光学パネルを駆動する集積回路装置、及び、そのような集積回路装置を搭載した電子機器等に関する。

例えば、ＥＰＤパネルは、トッププレーン電極と複数のセグメント電極との間に設けられた電気泳動層を含んでおり、セグメント電極とトッププレーン電極との間に駆動電圧を印加することによって、そのセグメント電極に対応する画素の色が変化する。そのような電気光学パネルを駆動するために、表示ドライバーと呼ばれる集積回路装置が用いられている。

また、大きさの異なる電気光学パネルに対応するために、複数の表示ドライバーを組み合わせて使用することも考えられる。例えば、小さいサイズの電気光学パネル（例えば、６４セグメント）を駆動するためには、１つの表示ドライバーのみを用い、大きいサイズの電気光学パネル（例えば、３２０セグメント）を駆動するためには、複数の表示ドライバーを組み合わせて用いることが考えられる。

関連する技術として、特許文献１には、マルチ画面表示装置において、マルチ画面を構成する複数の表示ユニットが同期を取りながら画面切り換えを行うようにして、多彩な画像表示を可能にすることが開示されている。このマルチ画面表示装置においては、システムコントローラから複数の表示ユニットに画面切換タイミングを与えるトリガ信号の送出手段が設けられ、それぞれの表示ユニットに違ったＩＤ情報が設定され、システムコントローラが、各表示ユニットのＩＤ情報によってマルチ画面上の表示位置を識別する。

特許文献１によれば、マルチ画面表示装置において、表示ユニットを制御するシステムコントローラから任意の複数の表示ユニットに対して、表示画面の切り換えを行うためのタイミングを与えるトリガ信号を出力することにより、任意の複数の表示ユニットに対して表示画面の切り換え動作を同時に行わせることができる。

特開平６−２１４５３４号公報（第１、１３−１４頁、図１）

一方、ＥＰＤパネル等の電気光学パネルにおいては、１つのセグメント電極における表示状態（階調）が、第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態に変化する際に、全てのセグメント電極とトッププレーン電極との間に印加される電圧を所定の規則に従って変化させることにより、表示状態を安定化させることが行われている。

従って、複数の集積回路装置を組み合わせて１つの電気光学パネルを駆動する場合に、それらの集積回路装置において個別に駆動信号を生成すると、複数の集積回路装置からＥＰＤパネルの複数のセグメントに供給される駆動波形の変化タイミングがずれて、表示品質に影響を与えてしまう。そこで、複数の集積回路装置間において駆動波形の変化タイミングをどのようにして揃えるかが問題となる。

本発明の第１の観点に係る集積回路装置は、電気光学パネルを駆動するために、マスター又はスレーブとして設定可能な集積回路装置であって、順次供給される表示データを格納する表示データ格納部と、選択信号に従って、複数の期間に対応する複数組の波形値を順次選択することにより、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における１組の駆動波形を表す１組の駆動波形信号を生成する駆動波形生成部と、上記集積回路装置がマスターとして設定された場合に、表示タイミングクロック信号を生成して第１の端子に供給すると共に、外部から供給される表示開始コマンドに基づいて表示開始トリガ信号を生成して第２の端子に供給し、表示開始トリガ信号が活性化されたときに、表示タイミングクロック信号に同期して選択信号の生成を開始し、上記集積回路装置がスレーブとして設定された場合に、第２の端子に供給される表示開始トリガ信号が活性化されたときに、第１の端子に供給される表示タイミングクロック信号に同期して選択信号の生成を開始するタイミング制御部と、表示データ格納部に格納されている表示データ及び駆動波形生成部によって生成される１組の駆動波形信号に基づいて、電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部とを具備し、タイミング制御部が、表示タイミングクロック信号を生成するクロック信号生成回路と、上記集積回路装置がマスターとして設定された場合に、クロック信号生成回路によって生成される表示タイミングクロック信号を選択すると共に、表示タイミングクロック信号を反転して第２のクロック信号を生成し、上記集積回路装置がスレーブとして設定された場合に、第１の端子に供給される表示タイミングクロック信号を選択するクロック信号選択回路と、上記集積回路装置がマスターとして設定された場合に、外部から供給される表示開始コマンドをデコードして得られる表示開始制御信号の変化を第２のクロック信号に同期して検出することにより、表示開始トリガ信号を生成するトリガ信号生成回路と、上記集積回路装置がマスターとして設定された場合に、トリガ信号生成回路によって生成される表示開始トリガ信号を選択し、上記集積回路装置がスレーブとして設定された場合に、第２の端子に供給される表示開始トリガ信号を選択し、選択された表示開始トリガ信号が活性化されたときに、クロック信号選択回路によって選択された表示タイミングクロック信号に同期して表示開始フラグを活性化する表示開始フラグ生成回路と、表示開始フラグが活性化されているときに、クロック信号選択回路によって選択された表示タイミングクロック信号に含まれているパルスの数をカウントして得られたカウント値に基づいて選択信号を生成する選択信号生成回路とを含む。

また、本発明の第２の観点に係る集積回路装置は、電気光学パネルを駆動するために、マスター又はスレーブとして設定可能な集積回路装置であって、順次供給される表示データを格納する表示データ格納部と、選択信号に従って、複数の期間に対応してレジスターに格納されている複数組の波形値及び複数の波形終了フラグを順次選択することにより、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における１組の駆動波形を表す１組の駆動波形信号を生成する駆動波形生成部と、上記集積回路装置がマスターとして設定された場合に、表示タイミングクロック信号を生成して第１の端子に供給すると共に、外部から供給される表示開始コマンドに基づいて表示開始トリガ信号を生成して第２の端子に供給し、表示開始トリガ信号が活性化されたときに、表示タイミングクロック信号に同期して選択信号の生成を開始し、駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、表示タイミングクロック信号に同期して選択信号の生成を終了し、上記集積回路装置がスレーブとして設定された場合に、第２の端子に供給される表示開始トリガ信号が活性化されたときに、第１の端子に供給される表示タイミングクロック信号に同期して選択信号の生成を開始し、駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、表示タイミングクロック信号に同期して選択信号の生成を終了するタイミング制御部と、表示データ格納部に格納されている表示データ及び駆動波形生成部によって生成される１組の駆動波形信号に基づいて、電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部とを具備する。

本発明の第１又は第２の観点によれば、集積回路装置がマスターとして設定された場合に、表示タイミングクロック信号及び表示開始トリガ信号を生成して第１及び第２の端子にそれぞれ供給し、集積回路装置がスレーブとして設定された場合に、第１及び第２の端子にそれぞれ供給される表示タイミングクロック信号及び表示開始トリガ信号に基づいて選択信号の生成を開始するタイミング制御部を設けたことにより、複数の集積回路装置間において駆動波形の変化タイミングを揃えることができる。

また、本発明の第１の観点に係る集積回路装置において、駆動波形生成部が、選択信号に従って、複数の期間に対応してレジスターに格納されている複数組のレジスター値を順次選択することにより１組の駆動波形信号を生成し、各組のレジスター値が、駆動波形を終了するか否かを表す波形終了フラグを含み、表示開始フラグ生成回路が、駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、クロック信号選択回路によって選択された表示タイミングクロック信号に同期して表示開始フラグを非活性化するようにしても良い。その場合には、複数の集積回路装置間において、レジスターに格納されているレジスター値に基づいて表示開始フラグの非活性化タイミングを揃えることができる。

以上において、集積回路装置が、該集積回路装置をマスター又はスレーブとして設定する電位が与えられる第３の端子をさらに具備するようにしても良い。その場合には、第３の端子の配線接続を変更することのみによって、マスター／スレーブの設定を行うことができる。

さらに、本発明の１つの観点に係る電子機器は、複数のセグメント電極を有する電気光学パネルと、ＣＰＵを内蔵し、電気光学パネルの第１群のセグメント電極に複数の駆動信号をそれぞれ供給する集積回路装置と、電気光学パネルの第２群のセグメント電極に複数の駆動信号をそれぞれ供給する本発明のいずれかの観点に係る集積回路装置とを具備する電子機器であって、上記２つの集積回路装置が、複数の期間に対応する複数組の波形値が同一のフォーマットで格納された複数のレジスターをそれぞれ有する。

本発明の一実施形態に係る電子機器の構成例を示すブロック図。図１に示すセグメントドライバーの構成の一部を詳細に示す図。図２に示すタイミング制御部の構成例を示すブロック図。図３に示すＩ／Ｏ制御回路の回路例を示す図。図３に示すクロック信号選択回路の回路例を示す図。図３に示すトリガ信号生成回路の回路例を示す図。図３に示す表示開始フラグ生成回路の回路例を示す図。図３に示すタイミング制御部のマスターモードにおける動作例を示す図。図３に示すタイミング制御部のスレーブモードにおける動作例を示す図。セグメントドライバーにおいて用いられる駆動波形の例を示す波形図。駆動波形生成部における駆動波形生成用のレジスター値の設定例を示す図。セグメントドライバーにおいて用いられる駆動波形の他の例を示す波形図。図１２に示す駆動波形に対応するレジスター値の設定例を示す図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。本発明の一実施形態によれば、電子カード（クレジットカード、ポイントカード等）、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の様々な電子機器を実現することができる。

図１に示すように、この電子機器は、ＥＰＤ（electrophoretic display）パネル（電気泳動表示パネル）等の電気光学パネル１０と、電気光学パネル１０を駆動する複数の集積回路装置（図１においては、ホストドライバー２０及びセグメントドライバー３０を示す）と、ユーザーが各種の情報を入力するために用いる操作部４０と、各種の情報を格納する格納部５０と、外部機器との通信を行う通信部６０と、電子機器の各部に電源電圧を供給する電源部７０とを含んでいる。

ここで、ホストドライバー２０〜電源部７０は、バスラインによって互いに接続されている。なお、図１においては１つのセグメントドライバーが示されているが、複数のセグメントドライバーを用いるようにしても良い。また、上記の構成要素の一部を省略したり、他の構成要素を追加して、様々な変形が可能である。

ＥＰＤパネルは、例えば、透明なトッププレーン電極が形成された透明シートと、複数のセグメント電極が形成されたモジュール基板と、透明シートとモジュール基板との間に設けられた電気泳動層（電気泳動シート）とを含んでいる。電気泳動層は、電気泳動物質を有する多数のマイクロカプセルを含んでいる。各々のマイクロカプセルは、例えば、正に帯電した黒色の正帯電粒子（電気泳動粒子）と、負に帯電した白色の負帯電粒子（電気泳動粒子）とを分散液中に分散させ、この分散液を微小なカプセルに封入することによって作製される。

トッププレーン電極は、全ての画素に共通に形成され、複数のセグメント電極は、個々の画素に対応して形成される。セグメント電極とトッププレーン電極との間に電圧を印加すると、マイクロカプセルに封入された黒色の正帯電粒子及び白色の負帯電粒子に、その帯電の正負に応じた方向に静電気力が作用する。例えば、セグメント電極がトッププレーン電極よりも高電位である場合には、トッププレーン電極側に黒色の正帯電粒子が移動するので、その画素は黒表示となる。一方、セグメント電極がトッププレーン電極よりも低電位である場合には、トッププレーン電極側に白色の負帯電粒子が移動するので、その画素は白表示となる。

ＥＰＤパネルにおいては、トッププレーン電極の電位を固定してセグメント電極の電位を変化させても良いし、セグメント電極の電位とトッププレーン電極の電位との両方を変化させても良いが、以下においては、後者の場合について説明する。なお、モジュール基板において、セグメント電極が形成されていない領域（背景領域）に、バックプレーン電極を形成するようにしても良い。バックプレーン電極をセグメント電極と同様に駆動することにより、背景領域の色を変化させることができる。

電気光学パネル１０としては、ＥＰＤパネルの他に、ＥＣＤ（electrochromic display）パネル（電界により変色する素子を用いた表示パネル）を用いても良い。ＥＣＤパネルは、セグメント電極とトッププレーン電極との間に電圧を印加すると、酸化還元反応によって物質に色がついたり、光透過率が変化したりする現象を利用して表示を行うパネルである。

電気光学パネル１０を駆動するために、ＣＰＵ（中央演算装置）を内蔵すると共に電気光学パネルを駆動する表示ドライバーの機能を有するＭＣＵ（マイクロコントローラーユニット）としての集積回路装置（本願においては、「ホストドライバー」ともいう）を用いても良いし、ＣＰＵを内蔵しない表示ドライバー（本願においては、「セグメントドライバー」ともいう）を用いても良い。

大きさの異なる電気光学パネルに対応するために、ホストドライバーは、単独で、又は、少なくとも１つのセグメントドライバーと組み合わせて使用することが可能である。セグメントドライバーも、単独で、又は、ホストドライバー若しくは他のセグメントドライバーと組み合わせて使用することが可能である。ただし、セグメントドライバーは表示専用の集積回路装置であるので、単独又は複数のセグメントドライバーを使用する場合には、汎用のＭＣＵが別途必要になる。

電気光学パネル１０を駆動するために複数の集積回路装置（ＩＣ）を組み合わせて用いる場合には、図１に示すように、ホストドライバー２０と、セグメントドライバー３０とを組み合わせて用いても良い。その場合には、ホストドライバー２０がマスターＩＣとして用いられ、セグメントドライバー３０がスレーブＩＣとして用いられる。あるいは、汎用のＭＣＵと、複数のセグメントドライバーとを組み合わせて用いても良い。その場合には、複数のセグメントドライバーの内の１つがマスターＩＣとして用いられ、他のセグメントドライバーがスレーブＩＣとして用いられる。

本実施形態において、図１に示すセグメントドライバー３０は、マスターＩＣとしてもスレーブＩＣとしても用いることが可能である。セグメントドライバー３０をマスターＩＣとして用いるかスレーブＩＣとして用いるかの設定は、マスター／スレーブ設定端子（パッド）Ｐ５の配線接続によって定められる。例えば、マスター／スレーブ設定端子Ｐ５にローレベルの電位（電源電位Ｖ_ＳＳ：本実施形態においては、接地電位とする）を与えることにより、セグメントドライバー３０がマスターＩＣとして設定され、マスター／スレーブ設定端子Ｐ５にハイレベルの電位（電源電位Ｖ_ＤＤ）を与えることにより、セグメントドライバー３０がスレーブＩＣとして設定される。図１においては、セグメントドライバー３０が、スレーブＩＣとして設定されている。

マスターＩＣとして用いられるホストドライバー２０は、表示コントローラー２１と、クロック信号出力端子Ｐ１と、トリガ信号出力端子Ｐ２と、駆動信号出力部２２と、昇圧回路２３と、ＣＰＵ２４と、格納部２５と、シリアルインターフェース（Ｉ／Ｆ）２６とを含んでいる。

表示コントローラー２１は、ＣＰＵ２４から順次供給される表示データを表示データ格納部に格納すると共に、ＣＰＵ２４から供給される複数組の波形値をレジスターに格納する。また、表示コントローラー２１は、表示タイミングクロック信号ＣＬＫを生成してクロック信号出力端子Ｐ１に供給すると共に、ＣＰＵ２４から供給される表示開始を指示するコマンド制御信号（表示開始コマンド）に基づいて表示開始トリガ信号ＴＲＧを生成してトリガ信号出力端子Ｐ２に供給する。

表示コントローラー２１は、表示開始トリガ信号ＴＲＧが活性化されたときに、表示タイミングクロック信号ＣＬＫに同期して表示開始フラグを活性化し、表示開始フラグが活性化されているときに、レジスターに格納されている複数組の波形値を順次選択することにより、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における駆動波形をそれぞれ表す１組の駆動波形信号を生成する。

駆動信号出力部２２は、複数チャンネルの回路を有しており、表示コントローラー２１から供給される表示データ及び１組の駆動波形信号に基づいて、電気光学パネル１０の第１群のセグメント電極、トッププレーン電極、及び、バックプレーン電極にそれぞれ供給される複数の駆動信号を生成して出力する。ただし、駆動信号出力部２２の回路のチャンネル数と電気光学パネル１０のサイズとの関係により、駆動信号出力部２２における全てのチャンネルの回路が電気光学パネル１０を駆動するために使用されるとは限らない。また、セグメントドライバー３０がトッププレーン電極及びバックプレーン電極に駆動信号を供給する場合には、ホストドライバー２０がトッププレーン電極及びバックプレーン電極に駆動信号をしなくても良い。

昇圧回路２３は、外部から供給される電源電位Ｖ_ＤＤを昇圧して、駆動信号出力部２２において使用される少なくとも１つの昇圧電源電位を生成する。例えば、電気光学パネル１０に対して０Ｖ／１５Ｖの２値駆動を行う場合には、昇圧回路２３が、電源電位Ｖ_ＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び電源電位Ｖ_ＳＳ（０Ｖ）を供給されて、電源電位Ｖ_ＤＤを電源電位Ｖ_ＳＳに対して昇圧して第１の昇圧電源電位を生成し、さらに、第１の昇圧電源電位を電源電位Ｖ_ＳＳに対して昇圧して第２の昇圧電源電位（１５Ｖ）を生成する。

ＣＰＵ２４は、電子機器の各部を制御する制御部であり、表示コントローラー２１に表示データを供給すると共に、シリアルインターフェース２６を介して接続された少なくとも１つのセグメントドライバー３０に表示データを供給する。

格納部２５は、例えば、Ｅ^２ＰＲＯＭ等の不揮発性メモリーによって構成され、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの複数の期間に対応する複数組の波形値を格納している。ＣＰＵ２４は、それらの波形値を、表示コントローラー２１に供給すると共に、シリアルインターフェース２６を介して接続された少なくとも１つのセグメントドライバー３０に供給する。

シリアルインターフェース２６は、ＣＰＵ２４から出力される表示データや波形値や各種の制御信号等を、シリアル信号としてセグメントドライバー３０に伝送する。ここで、シリアルインターフェース２６として、ＳＰＩ（シリアル・ペリフェラル・インターフェース）を用いる場合には、複数のセグメントドライバーに対して同時に波形値等を送信することが可能である。一方、シリアルインターフェース２６として、Ｉ^２Ｃ（インター・インテグレーテド・サーキット）インターフェースを用いる場合には、複数のセグメントドライバーに対して個別に波形値等を送信することが必要である。

一方、セグメントドライバー３０は、表示コントローラー３１と、クロック信号入出力端子Ｐ３と、トリガ信号入出力端子Ｐ４と、マスター／スレーブ設定端子Ｐ５と、駆動信号出力部３２と、昇圧回路３３と、デコーダーインターフェース（Ｉ／Ｆ）３６とを含んでいる。

表示コントローラー３１は、ホストドライバー２０のＣＰＵ２４からシリアルインターフェース２６及びデコーダーインターフェース３６を介して順次供給される表示データを表示データ格納部に格納すると共に、ＣＰＵ２４からシリアルインターフェース２６及びデコーダーインターフェース３６を介して供給される複数組の波形値をレジスターに格納する。これにより、ホストドライバー２０とセグメントドライバー３０とにおいて、共通の波形値をレジスターに格納することができる。

ここで、ホストドライバー２０のレジスターとセグメントドライバー３０のレジスターとは、複数の期間に対応する複数組の波形値を同一のフォーマットで格納する。従って、ホストドライバー２０とセグメントドライバー３０との間で、駆動波形信号を容易に統一することができる。

ホストドライバー２０とセグメントドライバー３０との組み合わせではなく、汎用のＭＣＵと複数のセグメントドライバーとの組み合わせが用いられる場合には、汎用のＭＣＵが、複数組の波形値を格納し、表示データ及び複数組の波形値をシリアル信号として複数のセグメントドライバーに伝送する。これにより、複数のセグメントドライバーにおいて、共通の波形値をレジスターに格納することができる。

また、表示コントローラー３１は、ホストドライバー２０からクロック信号入出力端子Ｐ３に供給される表示タイミングクロック信号ＣＬＫを入力し、ホストドライバー２０からトリガ信号入出力端子Ｐ４に供給される表示開始トリガ信号ＴＲＧを入力する。なお、汎用のＭＣＵと複数のセグメントドライバーとの組み合わせが用いられる場合には、マスターとして設定されたセグメントドライバーが、スレーブとして設定されたセグメントドライバーに、表示タイミングクロック信号ＣＬＫ及び表示開始トリガ信号ＴＲＧを供給する。

表示コントローラー３１は、表示開始トリガ信号ＴＲＧが活性化されたときに、表示タイミングクロック信号ＣＬＫに同期して表示開始フラグを活性化し、表示開始フラグが活性化されているときに、レジスターに格納されている複数組の波形値を順次選択することにより、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における駆動波形をそれぞれ表す１組の駆動波形信号を生成する。

駆動信号出力部３２は、複数チャンネルの回路を有しており、表示コントローラー３１から供給される表示データ及び１組の駆動波形信号に基づいて、電気光学パネル１０の第２群のセグメント電極、トッププレーン電極、及び、バックプレーン電極にそれぞれ供給される複数の駆動信号を生成して出力する。ただし、駆動信号出力部３２の回路のチャンネル数と電気光学パネル１０のサイズとの関係により、駆動信号出力部３２における全てのチャンネルの回路が電気光学パネル１０を駆動するために使用されるとは限らない。また、ホストドライバー２０がトッププレーン電極及びバックプレーン電極に駆動信号を供給する場合には、セグメントドライバー３０がトッププレーン電極及びバックプレーン電極に駆動信号を供給しなくても良い。

昇圧回路３３は、外部から供給される電源電位Ｖ_ＤＤを昇圧して、駆動信号出力部３２において使用される少なくとも１つの昇圧電源電位を生成する。例えば、電気光学パネル１０に対して０Ｖ／１５Ｖの２値駆動を行う場合には、昇圧回路３３が、電源電位Ｖ_ＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び電源電位Ｖ_ＳＳ（０Ｖ）を供給されて、電源電位Ｖ_ＤＤを電源電位Ｖ_ＳＳに対して昇圧して第１の昇圧電源電位を生成し、さらに、第１の昇圧電源電位を電源電位Ｖ_ＳＳに対して昇圧して第２の昇圧電源電位（１５Ｖ）を生成する。

デコーダーインターフェース３６は、ホストドライバー２０のシリアルインターフェース２６又は汎用のＭＣＵから伝送されたシリアル信号をデコードして得られた表示データや波形値や各種の制御信号等を、セグメントドライバー３０の各部に供給する。例えば、デコーダーインターフェース３６は、表示開始（電気光学パネルの書き換え開始）を指示するコマンド制御信号（表示開始コマンド）をデコードして得られた２値の表示開始制御信号を、表示コントローラー３１に供給する。

図２は、図１に示すセグメントドライバーの構成の一部を詳細に示す図である。図２に示すように、表示コントローラー３１は、表示データ格納部３１１と、駆動波形生成部３１２と、タイミング制御部３１３とを含んでいる。

表示データ格納部３１１は、例えば、複数のフリップフロップ等を含むレジスター、又は、ＳＲＡＭ等のメモリーによって構成される。表示データ格納部３１１は、ＣＰＵ２４から供給される第１の表示データ（前回表示データ）ＤＬを格納する前回表示データ格納部３１１ａと、ＣＰＵ２４から第１の表示データの次に供給される第２の表示データ（今回表示データ）ＤＰを格納する今回表示データ格納部３１１ｂとを含んでおり、ＣＰＵ２４から供給される一連の表示データを順次格納することにより、第１及び第２の表示データＤＬ及びＤＰを更新する。

例えば、セグメントドライバー３０が２５６個のセグメント電極に２５６個の駆動信号を出力する場合には、２５６個のセグメント表示データを含む表示データが今回表示データ格納部３１１ｂに入力されて保持（ラッチ）される。今回表示データ格納部３１１ｂに格納された２５６個のセグメント表示データは、タイミング制御部３１３から供給されるクロック信号ＣＫ１に同期して、駆動信号出力部３２におけるそれぞれのチャンネルの回路にパラレルに供給される。その表示データに基づく表示が終了すると、今回表示データ格納部３１１ｂに保持されていた２５６個のセグメント表示データを含む表示データは、前回表示データ格納部３１１ａに転送されて保持（ラッチ）される。

駆動波形生成部３１２は、ＣＰＵ２４から供給される複数組の波形値に基づいて、１組の駆動波形信号として、セグメント信号ＳＷＶ（１、１）〜ＳＷＶ（Ｎ、Ｎ）及びトッププレーン信号ＴＰを出力する。ここで、Ｎは、表示データの階調数を表しており、２以上の整数である。以下においては、例として、Ｎ＝２の場合について説明する。なお、バックプレーン信号は、セグメント信号と同様にして作成することができるので、説明を省略する。

電気光学パネルにおいては、１つのセグメント電極における表示状態（階調）が、第１の表示データ（セグメント表示データ）ＤＬに対応する第１の表示状態から第２の表示データ（セグメント表示データ）ＤＰに対応する第２の表示状態に変化する際に、全てのセグメント電極とトッププレーン電極との間に印加される電圧を所定の規則に従って変化させることにより、表示状態を安定化させることが行われている。駆動波形信号は、そのための駆動波形を表している。

例えば、表示データの階調数が２である場合には、第１の表示タイミングにおける第１の表示状態として黒表示と白表示という２つの状態があり、第１の表示タイミングの次の第２の表示タイミングにおける第２の表示状態として黒表示と白表示という２つの状態がある。

そこで、セグメント信号ＳＷＶ（１、１）は、第１及び第２の表示状態が共に黒表示である場合に、セグメント電極に供給される駆動波形を表している。セグメント信号ＳＷＶ（１、２）は、第１の表示状態が黒表示であり、第２の表示状態が白表示である場合に、セグメント電極に供給される駆動波形を表している。セグメント信号ＳＷＶ（２、１）は、第１の表示状態が白表示であり、第２の表示状態が黒表示である場合に、セグメント電極に供給される駆動波形を表している。セグメント信号ＳＷＶ（２、２）は、第１及び第２の表示状態が共に白表示である場合に、セグメント電極に供給される駆動波形を表している。また、トッププレーン信号ＴＰは、第１の表示状態と第２の表示状態との間に、トッププレーン電極に供給される駆動波形を表している。

駆動波形生成部３１２は、複数のレジスターＲＴ１〜ＲＴＭと（Ｍは、２以上の整数）、レジスター選択回路ＲＳＥＬとを含んでいる。レジスターＲＴ１〜ＲＴＭは、複数の期間Ｔ１〜ＴＭのそれぞれにおけるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰの信号レベルを特定する複数組のレジスター値（波形値）を格納する。例えば、レジスターＲＴ１は、期間Ｔ１におけるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰの信号レベルを特定する１組のレジスター値を格納し、レジスターＲＴ２は、期間Ｔ２におけるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰの信号レベルを特定する１組のレジスター値を格納する。レジスターＲＴ３〜ＲＴＭも同様である。これらの波形値は、ホストドライバー２０のＣＰＵ２４から供給される。

レジスター選択回路ＲＳＥＬは、タイミング制御部３１３が生成する選択信号ＳＲＳＥＬに従って、レジスターＲＴ１〜ＲＴＭに格納されている複数組のレジスター値の内から１組のレジスター値を選択する。レジスター選択回路ＲＳＥＬは、期間Ｔ１においてレジスターＲＴ１の１組のレジスター値を選択し、期間Ｔ２においてレジスターＲＴ２の１組のレジスター値を選択する。期間Ｔ３〜ＴＭにおいても同様である。

これにより、駆動波形生成部３１２は、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における１組の駆動波形を表す１組の駆動波形信号を生成する。なお、レジスターＲＴ１〜ＲＴＭには、駆動信号出力部３２の出力端子をハイインピーダンス状態に設定するための波形値を、駆動波形信号の一部として格納しても良い。例えば、第ｋ番目の期間Ｔｋ（１≦ｋ≦Ｍ）において駆動信号出力部３２の出力端子をハイインピーダンス状態に設定する場合には、第ｋ番目のレジスターＲＴｋにおけるハイインピーダンス状態設定ビットを「１」に設定する。これにより、期間Ｔｋにおいて、ハイインピーダンス状態設定信号ＳＨＺがアクティブになる。

また、レジスターＲＴ１〜ＲＴＭには、セグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰの信号レベルを特定する波形値以外にも、駆動波形を終了するか否かを表す波形終了フラグＥＯＷや、期間Ｔ１〜ＴＭの長さを設定するために用いられる期間長レジスター値ＳＴｋを格納しても良い。波形終了フラグＥＯＷ及び期間長レジスター値ＳＴｋは、タイミング制御部３１３に供給される。

例えば、レジスターＲＴｋは、期間Ｔｋにおけるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰの信号レベルを特定する１組の波形値の他に、期間Ｔｋの長さを設定するために用いられる期間長レジスター値ＳＴｋを格納する。その場合に、タイミング制御部３１３は、レジスターＲＴｋから読み出された期間長レジスター値ＳＴｋに基づいて、期間Ｔｋの長さを設定する。

タイミング制御部３１３は、マスター／スレーブ設定端子Ｐ５を用いてセグメントドライバー３０がマスターＩＣとして設定された場合に、表示タイミングクロック信号ＣＬＫ及び表示開始トリガ信号ＴＲＧを生成してクロック信号入出力端子Ｐ３及びトリガ信号入出力端子Ｐ４にそれぞれ供給し、表示開始トリガ信号ＴＲＧが活性化されたときに、表示タイミングクロック信号ＣＬＫに同期して、表示開始フラグを活性化すると共に選択信号ＳＲＳＥＬの生成を開始する。

一方、タイミング制御部３１３は、マスター／スレーブ設定端子Ｐ５を用いてセグメントドライバー３０がスレーブＩＣとして設定された場合に、トリガ信号入出力端子Ｐ４に供給される表示開始トリガ信号ＴＲＧが活性化されたときに、クロック信号入出力端子Ｐ３に供給される表示タイミングクロック信号ＣＬＫに同期して、表示開始フラグを活性化すると共に選択信号ＳＲＳＥＬの生成を開始する。

図３は、図２に示すタイミング制御部の構成例を示すブロック図である。タイミング制御部３１３は、クロック信号生成回路８１と、Ｉ／Ｏ制御回路８２と、クロック信号選択回路８３と、トリガ信号生成回路８４と、表示開始フラグ生成回路８５と、選択信号生成回路８６とを含んでいる。

クロック信号生成回路８１は、発振回路及び分周回路を有し、クロック信号ＣＫ１及び表示タイミングクロック信号ＣＬＫ１を含む各種のクロック信号を生成する。クロック信号ＣＫ１は、表示データ格納部３１１に供給される。

Ｉ／Ｏ制御回路８２は、セグメントドライバーがマスターＩＣとして設定された場合（以下、「マスターモード」ともいう）において、クロック信号生成回路８１によって生成された表示タイミングクロック信号ＣＬＫ１をクロック信号入出力端子Ｐ３に供給すると共に、トリガ信号生成回路８４によって生成された表示開始トリガ信号ＴＲＧ１をトリガ信号入出力端子Ｐ４に供給する。

一方、Ｉ／Ｏ制御回路８２は、セグメントドライバーがスレーブＩＣとして設定された場合（以下、「スレーブモード」ともいう）において、外部からクロック信号入出力端子Ｐ３に入力される表示タイミングクロック信号ＣＬＫ０をクロック信号選択回路８３に供給すると共に、外部からトリガ信号入出力端子Ｐ４に入力される表示開始トリガ信号ＴＲＧ０を表示開始フラグ生成回路８５に供給する。

図４は、図３に示すＩ／Ｏ制御回路の回路例を示す図である。図４に示すＩ／Ｏ制御回路８２は、２つの入出力回路８２１及び８２２を含んでいる。入出力回路８２１及び８２２の各々は、複数のアナログスイッチ等によって構成される。マスターモードにおいては、マスター／スレーブ設定端子Ｐ５にローレベルのマスター／スレーブ設定信号ＳＬＶＳＥＬが与えられて、入出力回路８２１は、クロック信号生成回路８１によって生成された表示タイミングクロック信号ＣＬＫ１をクロック信号入出力端子Ｐ３に供給する。また、入出力回路８２２は、トリガ信号生成回路８４によって生成された表示開始トリガ信号ＴＲＧ１をトリガ信号入出力端子Ｐ４に供給する。

スレーブモードにおいては、マスター／スレーブ設定端子Ｐ５にハイレベルのマスター／スレーブ設定信号ＳＬＶＳＥＬが与えられて、入出力回路８２１は、外部からクロック信号入出力端子Ｐ３に入力される表示タイミングクロック信号ＣＬＫ０をクロック信号選択回路８３に供給する。また、入出力回路８２２は、外部からトリガ信号入出力端子Ｐ４に入力される表示開始トリガ信号ＴＲＧ０を表示開始フラグ生成回路８５に供給する。

再び図３を参照すると、クロック信号選択回路８３は、マスターモードにおいて、クロック信号生成回路８１によって生成される表示タイミングクロック信号ＣＬＫ１を選択し、スレーブモードにおいて、外部から供給される表示タイミングクロック信号ＣＬＫ０を選択する。クロック信号選択回路８３は、選択された表示タイミングクロック信号ＣＬＫと共に、反転された表示タイミングクロック信号ＣＬＫバーを出力する。

図５は、図３に示すクロック信号選択回路の回路例を示す図である。図５に示すクロック信号選択回路８３は、ＡＮＤ回路８３１及び８３２と、ＯＲ回路８３３と、インバーター８３４とを含んでいる。ＡＮＤ回路８３１は、マスター／スレーブ設定信号ＳＬＶＳＥＬがローレベルとなるマスターモードにおいて、表示タイミングクロック信号ＣＬＫ１を選択する。また、ＡＮＤ回路８３２は、マスター／スレーブ設定信号ＳＬＶＳＥＬがハイレベルとなるスレーブモードにおいて、表示タイミングクロック信号ＣＬＫ０を選択する。ＯＲ回路８３３は、ＡＮＤ回路８３１又は８３２によって選択された表示開始トリガ信号ＣＬＫを出力する。インバーター８３４は、ＯＲ回路８３３から出力される表示タイミングクロック信号ＣＬＫを反転して、反転された表示タイミングクロック信号ＣＬＫバーを出力する。

再び図３を参照すると、トリガ信号生成回路８４は、マスターモードにおいて、クロック信号生成回路８１によって生成されクロック信号選択回路８３によって選択された表示タイミングクロック信号（ＣＬＫバー）に同期して、デコーダーインターフェース３６が表示開始コマンドをデコードすることによってハイレベルに活性化される表示開始制御信号の立ち上がりエッジを検出することにより、表示開始トリガ信号を生成する。

図６は、図３に示すトリガ信号生成回路の回路例を示す図である。トリガ信号生成回路８４は、フリップフロップ８４１及び８４２と、ＡＮＤ回路８４３及び８４４と、インバーター８４５と、フリップフロップ８４６とを含んでいる。

フリップフロップ８４１は、クロック信号選択回路８３によって反転された表示タイミングクロック信号ＣＬＫバーの立ち上がりエッジのタイミングにおいて、デコーダーインターフェース３６から出力される表示開始制御信号をラッチする。フリップフロップ８４２は、表示タイミングクロック信号ＣＬＫバーの立ち上がりエッジのタイミングにおいて、フリップフロップ８４１から出力される信号Ｓ１をラッチする。

ＡＮＤ回路８４３は、フリップフロップ８４１から出力される信号Ｓ１と、フリップフロップ８４２から出力される信号Ｓ２を反転した信号との論理積を求めることにより、表示開始制御信号がハイレベルに活性化されると表示タイミングクロック信号ＣＬＫバーの１周期分の期間においてハイレベルに活性化される信号Ｓ３を生成する。ＡＮＤ回路８４４は、マスター／スレーブ設定信号ＳＬＶＳＥＬがローレベルとなるマスターモードにおいて、信号Ｓ３を出力する。フリップフロップ８４６は、表示タイミングクロック信号ＣＬＫバーの立ち上がりエッジのタイミングにおいて、ＡＮＤ回路８４４から出力される信号Ｓ３をラッチすることにより、表示開始トリガ信号ＴＲＧ１を生成する。

再び図３を参照すると、表示開始フラグ生成回路８５は、マスターモードにおいて、トリガ信号生成回路８４によって生成される表示開始トリガ信号ＴＲＧ１を選択し、スレーブモードにおいて、外部から供給される表示開始トリガ信号ＴＲＧ０を選択する。また、表示開始フラグ生成回路８５は、選択された表示開始トリガ信号が活性化されたときに、クロック信号選択回路８３によって選択された表示タイミングクロック信号ＣＬＫに同期して表示開始フラグを活性化し、駆動波形生成部３１２から供給される波形終了フラグＥＯＷが駆動波形の終了を表すときに表示開始フラグを非活性化する。

図７は、図３に示す表示開始フラグ生成回路の回路例を示す図である。表示開始フラグ生成回路８５は、ＡＮＤ回路８５１及び８５２と、ＯＲ回路８５３及び８５４と、ＡＮＤ回路８５５と、フリップフロップ８５６とを含んでいる。

ＡＮＤ回路８５１は、マスター／スレーブ設定信号ＳＬＶＳＥＬがローレベルとなるマスターモードにおいて、表示開始トリガ信号ＴＲＧ１を選択する。また、ＡＮＤ回路８５２は、マスター／スレーブ設定信号ＳＬＶＳＥＬがハイレベルとなるスレーブモードにおいて、表示開始トリガ信号ＴＲＧ０を選択する。

ＯＲ回路８５３は、ＡＮＤ回路８５１又は８５２によって選択された表示開始トリガ信号ＴＲＧを、ＯＲ回路８５４の一方の入力端子に供給する。ＯＲ回路８５４の他方の入力端子には、フリップフロップ８５６の出力信号が供給される。ＯＲ回路８５４は、表示開始トリガ信号ＴＲＧとフリップフロップ８５６の出力信号との論理和を求めて、信号Ｓ４を生成する。ＡＮＤ回路８５５は、波形終了フラグＥＯＷがローレベルであるときに、信号Ｓ４を出力する。フリップフロップ８５６は、表示タイミングクロック信号ＣＬＫの立ち上がりエッジのタイミングにおいて、ＡＮＤ回路８５５からデータ入力端子に入力される信号Ｓ４をラッチすることにより、表示開始フラグを生成する。

波形終了フラグＥＯＷは、「１」（ハイレベル）であるときに、駆動波形の終了を表している。従って、波形終了フラグＥＯＷが「０」（ローレベル）であるときに、表示開始トリガ信号ＴＲＧがハイレベルに活性化されると、表示タイミングクロック信号ＣＬＫの立ち上がりエッジのタイミングにおいて、表示開始フラグがハイレベルに活性化される。これにより、信号Ｓ４がハイレベルを維持するので、表示開始フラグもハイレベルを維持する。一方、波形終了フラグＥＯＷが「１」（ハイレベル）になると、ＡＮＤ回路８５５の出力がローレベルになるので、表示タイミングクロック信号ＣＬＫの立ち上がりエッジのタイミングにおいて、表示開始フラグがローレベルに非活性化される。

再び図３を参照すると、選択信号生成回路８６は、表示開始フラグが活性化されているときに、クロック信号選択回路８３によって選択された表示タイミングクロック信号ＣＬＫに含まれているパルスの数をカウントして得られたカウント値に基づいて、電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの複数の期間に対応する複数組の波形値を順次選択するための選択信号ＳＲＳＥＬを生成する。あるいは、選択信号生成回路８６は、図２に示す駆動波形生成部３１２のレジスターＲＴｋから読み出された期間長レジスター値ＳＴｋに基づいて、期間Ｔｋの長さを設定しても良い。

図８は、図３に示すタイミング制御部のマスターモードにおける動作例を示すタイミングチャートである。マスターモードにおいては、クロック信号生成回路８１が、例えば、２５０Ｈｚの周波数を有する表示タイミングクロック信号ＣＬＫ１を生成する。ホストドライバー２０又は汎用のＭＰＵから表示開始を指示するコマンド制御信号がデコーダーインターフェース３６（図１）に送信されると、デコーダーインターフェース３６は、コマンド制御信号をデコードして、２値の表示開始制御信号を出力する。コマンド制御信号は、例えば、８ビットのビット長を有している。

クロック信号選択回路８３は、クロック信号生成回路８１によって生成される表示タイミングクロック信号ＣＬＫ１を選択し、表示タイミングクロック信号ＣＬＫ、及び、反転された表示タイミングクロック信号ＣＬＫバーを出力する。トリガ信号生成回路８４は、表示タイミングクロック信号ＣＬＫバーの立ち上がりタイミングにおいて表示開始制御信号をラッチすることにより信号Ｓ１を生成し、さらに、表示タイミングクロック信号ＣＬＫバーの立ち上がりタイミングにおいて信号Ｓ１をラッチすることにより信号Ｓ２を生成する。トリガ信号生成回路８４は、信号Ｓ１と反転された信号Ｓ２との論理積を求めることにより、表示タイミングクロック信号ＣＬＫバーの１周期分の期間においてハイレベルに活性化される信号Ｓ３を生成し、表示タイミングクロック信号ＣＬＫバーの立ち上がりタイミングにおいて信号Ｓ３をラッチすることにより、表示開始トリガ信号ＴＲＧ１を生成する。

表示開始フラグ生成回路８５は、トリガ信号生成回路８４によって生成された表示開始トリガ信号ＴＲＧ１が活性化されたときに、クロック信号選択回路８３によって選択された表示タイミングクロック信号ＣＬＫに同期して表示開始フラグをハイレベルに活性化する。

選択信号生成回路８６は、表示開始フラグ生成回路８５によって生成される表示開始フラグがハイレベルに活性化されている間に、表示タイミングクロック信号ＣＬＫに基づいて、複数の期間に対応する複数組の波形値を順次選択するための選択信号ＳＲＳＥＬを生成する。これに基づいて、駆動波形生成部３１２（図２）が、セグメント信号、トッププレーン信号、及び、バックプレーン信号を生成する。

図９は、図３に示すタイミング制御部のスレーブモードにおける動作例を示すタイミングチャートである。スレーブモードにおいては、外部から、例えば、２５０Ｈｚの周波数を有する表示タイミングクロック信号ＣＬＫ０と、表示開始トリガ信号ＴＲＧ０とが入力される。クロック信号選択回路８３は、外部から供給される表示タイミングクロック信号ＣＬＫ０を選択し、表示タイミングクロック信号ＣＬＫ、及び、反転された表示タイミングクロック信号ＣＬＫバーを出力する。

表示開始フラグ生成回路８５は、外部から供給される表示開始トリガ信号ＴＲＧ０が活性化されたときに、クロック信号選択回路８３によって選択された表示タイミングクロック信号ＣＬＫに同期して表示開始フラグをハイレベルに活性化する。

再び図２を参照すると、駆動信号出力部３２は、表示データ格納部３１１から供給される第１及び第２の表示データＤＬ及びＤＰ、及び、駆動波形生成部３１２から供給されるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びトッププレーン信号ＴＰ等に基づいて、電気光学パネルの第２群のセグメント電極に供給される複数の駆動信号ＶＤｍ、及び、トッププレーン電極に供給される駆動信号ＶＤＴを生成して出力する。なお、バックプレーン電極に供給される駆動信号は、セグメント電極に供給される駆動信号と同様にして作成することができるので、説明を省略する。

駆動信号出力部３２は、１つのセグメント電極を駆動するための１チャンネル分の回路において、第１のセレクター３２１と、第２のセレクター３２２と、駆動回路３２３とを含んでいる。一方、トッププレーン電極を駆動するための１チャンネル分の回路においては、第１のセレクター３２１が不要となる。以下においては、１つのセグメント電極を駆動するための１チャンネル分の回路について説明する。

セレクター３２１は、表示データ格納部３１１から供給される第１及び第２の表示データＤＬ及びＤＰに基づいて、駆動波形生成部３１２から供給されるセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の内から１つのセグメント信号ＳＷＱを選択し、選択されたセグメント信号ＳＷＱをセレクター３２２に出力する。

セレクター３２２は、ＣＰＵ２４から供給されるダイレクトモード選択信号ＳＤＩＲに従って、シーケンシャルモードとダイレクトモードとの切換を行う。セレクター３２２は、シーケンシャルモードにおいて、駆動波形生成部３１２によって生成され、セレクター３２１によって選択されたセグメント信号ＳＷＱを駆動信号として選択し、ダイレクトモードにおいて、今回表示データ格納部３１１ｂに格納されている表示データを駆動信号として選択する。従って、ダイレクトモードにおいては、ＣＰＵ２４が、セグメント信号を生成して今回表示データ格納部３１１ｂに格納する必要がある。

セレクター３２２から出力される駆動信号は、駆動回路３２３に入力される。駆動回路３２３は、昇圧回路３３（図１）から供給される少なくとも１つの昇圧電源電位を用いて駆動信号のレベルをシフトして出力する。また、駆動回路３２３は、出力端子をハイインピーダンス状態にすることもできる。駆動回路３２３は、ハイインピーダンス状態設定信号ＳＨＺがノンアクティブであるときに、駆動信号ＶＤｍを出力端子から出力し、ハイインピーダンス状態設定信号ＳＨＺがアクティブであるときに、出力端子をハイインピーダンス状態とする。これにより、複数のセグメント電極、トッププレーン電極、及び、バックプレーン電極の駆動のオン／オフ制御が可能となる。このような駆動のオン／オフ制御機能を持たせているのは、電気光学パネルの種類によっては、駆動シーケンスの過程において、特定の信号レベルのみならずハイインピーダンス状態が必要になる場合もあるからである。

次に、図１０〜図１３を参照しながら、図２に示すセグメントドライバーにおける駆動波形の生成手法の具体例について説明する。電気光学パネルにおいては、セグメント電極とトッププレーン電極との間に印加される駆動バイアスの極性により、黒表示又は白表示が行われる。なお、カラーフィルターを挿入して、白表示に特定の色を持たせることも可能であり、その場合には、白表示の白は、カラーフィルターの色に置き換えることができる。

電気光学パネルの表示品質を高品位に維持するためには、単に黒表示又は白表示に必要な駆動極性のバイアスを電気光学パネルに印加するだけでは十分でない。例えば、電気光学パネルの表示状態を変化させる際に、表示状態が変化するセグメントに対して、黒表示から白表示、又は、白表示から黒表示となるために必要なバイアスを印加するだけでなく、表示状態が変化しないセグメントを含む全セグメントに対して、正極性バイアスと負極性バイアスとを混在させたシーケンシャルな駆動バイアスパターン（駆動波形）を印加することが望ましい。

図１０は、図２に示すセグメントドライバーにおいて用いられる駆動波形の例を示す波形図である。図１０において、「ＴＰ」は、全セグメントに共通なトッププレーン電極に印加される駆動波形を表している。また、「ＢＢ」、「ＢＷ」、「ＷＢ」、「ＷＷ」は、セグメント電極に印加される駆動波形を表しており、それぞれ、黒表示から黒表示に移行する場合のセグメント信号ＳＷＶ（１、１）、黒表示から白表示に移行する場合のセグメント信号ＳＷＶ（１、２）、白表示から黒表示に移行する場合のセグメント信号ＳＷＶ（２、１）、白表示から白表示に移行する場合のセグメント信号ＳＷＶ（２、２）に対応している。なお、「０」は０Ｖの信号レベルを表しており、「１」は１５Ｖの信号レベルを表している。

図１０を参照しながら、駆動波形ＢＢについて説明する。第１の表示データに従う表示が行われた後、第１の表示状態に対応するアイドル状態Ａ０においては、トッププレーン電極及びセグメント電極がハイインピーダンス状態に設定されている。次に、電荷抜き期間Ａ１においては、ＴＰ＝０、ＢＢ＝０であるので、トッププレーン電極及びセグメント電極がノンバイアス状態となって電荷抜きが行われ、黒表示が維持される（Hold）。全白表示期間Ａ２においては、ＴＰ＝１、ＢＢ＝０であるので、セグメント電極に対してトッププレーン電極が正極性バイアス状態となり、黒表示から白表示に変化する（Write）。全黒表示期間Ａ３においては、ＴＰ＝０、ＢＢ＝１であるので、セグメント電極に対してトッププレーン電極が負極性バイアス状態となり、白表示から黒表示に変化する（Write）。

全白表示期間Ａ４においては、ＴＰ＝１、ＢＢ＝０であるので、セグメント電極に対してトッププレーン電極が正極性バイアス状態となり、黒表示から白表示に変化する（Write）。メモリー内容表示期間Ａ５においては、ＴＰ＝０、ＢＢ＝１であるので、セグメント電極に対してトッププレーン電極が負極性バイアス状態となり、白表示から黒表示に変化する（Write）。これにより、第２の表示データに従う表示が行われる。電荷抜き期間Ａ６において、ＴＰ＝０、ＢＢ＝０となって電荷抜きが行われ（Hold）、その後、第２の表示状態に対応するアイドル状態Ａ７に移行する。

同様に、駆動波形ＢＷについても、アイドル状態Ｂ０、電荷抜き期間Ｂ１、全白表示期間Ｂ２、全黒表示期間Ｂ３、全白表示期間Ｂ４が設定され、メモリー内容表示期間Ｂ５において、ＴＰ＝０、ＢＷ＝０であるので、トッププレーン電極及びセグメント電極がノンバイアス状態となって電荷抜きが行われ、白表示が維持される（Hold）。これにより、第２の表示データに従う表示が行われる。電荷抜き期間Ｂ６において、ＴＰ＝０、ＢＷ＝０が維持され（Hold）、その後、第２の表示状態に対応するアイドル状態Ｂ７に移行する。

また、図２に示すレジスターＲＴ１〜ＲＴＭから読み出された期間長レジスター値に基づいて各期間の長さを設定する場合には、図１０に示すように、期間長レジスター値ＳＴ１〜ＳＴ６に基づいて期間Ｔ１〜Ｔ６の長さが設定される（タイミングセット）。この場合には、信号レベルを変化させるタイミングが、レジスターから読み出された期間長レジスター値に基づいて設定される。

図１０に示すように、メモリー内容の表示を行う前に、所定の長さに設定された複数の期間において黒表示や白表示を繰り返し行うことによって、電気光学パネルの高品位な表示品質を実現することができる。即ち、液晶表示パネルとは異なり、電気光学パネルにおいては、第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態に移行する際に、複数の期間に亘って信号レベルをシーケンシャルに変化させることによって、表示品質を向上させることが可能である。

図１１は、図２に示す駆動波形生成部における駆動波形生成用のレジスター値の設定例を示す図である。図１１の（Ａ）は、駆動波形を設定するためにレジスターＲＴ１〜ＲＴＭに格納されるレジスター値の例を示しており、図１１の（Ｂ）は、駆動期間の長さ（ウエイト時間）を設定するための期間長レジスター値と実際の時間との関係を示している。

図１１の（Ａ）において、アドレスの欄には、図２に示す駆動波形生成部３１２のレジスターにおけるアドレスが表示されており、期間の欄には、期間Ｔ１〜Ｔ１２及び対応するレジスターＲＴ１〜ＲＴ１２が表示されている。各レジスターには、１６ビット幅のレジスター値が格納される。レジスター値の第１２〜８ビットは、それぞれの期間における駆動波形ＴＰ、ＢＢ、ＢＷ、ＷＢ、ＷＷの信号レベルを表しており、レジスター値の第７〜０ビットは、それぞれの期間の長さを表している。レジスター値の第１５ビットは、ＥＯＷビットであり、駆動波形の終了を表している。図１１の（Ａ）においては、期間Ｔ６に対応するレジスターＲＴ６に格納されているレジスター値のＥＯＷビットが、駆動波形の終了を表す「１」に設定されている。従って、この例によれば、期間Ｔ６で駆動波形が終了する。

図１１の（Ａ）において、期間Ｔ１に対応するレジスターＲＴ１に格納されているレジスター値の第１２〜８ビットは、全て「０」に設定されている。従って、図１０に示すように、期間Ｔ１において、ＴＰ＝ＢＢ＝ＢＷ＝ＷＢ＝ＷＷ＝０となり、電荷抜きが行われる。また、期間Ｔ１の長さ（ウエイト時間）を表すレジスターＲＴ１の第７〜０ビットは、「０００００１０１」に設定されている。従って、図１１の（Ｂ）に示すように、期間Ｔ１の長さが４．８８ｍｓに設定される。

また、期間Ｔ２に対応するレジスターＲＴ２に格納されているレジスター値の第１２〜８ビットは、「１００１１」に設定されている。従って、図１０に示すように、期間Ｔ２において、ＴＰ＝１、ＢＢ＝０、ＢＷ＝０、ＷＢ＝１、ＷＷ＝１となり、全白表示が行われる。また、期間Ｔ２の長さ（ウエイト時間）を表すレジスターＲＴ２の第７〜０ビットは、「１０００００１１」に設定されている。従って、図１１の（Ｂ）に示すように、期間Ｔ２の長さが１２７．９３ｍｓに設定される。

以上説明した駆動波形は一例であり、電子光学パネル１０の種類や動作環境に応じ、レジスターに格納されるレジスター値やクロック信号の周波数を選択することによって、駆動波形を任意に変更することができる。図１２に、図２に示すセグメントドライバーにおいて用いられる駆動波形の他の例を示し、図１３に、図１２に示す駆動波形に対応するレジスター値の設定例を示す。

また、以上説明したセグメントドライバー３０の構成及び動作についての説明は、タイミング制御部を除き、ホストドライバー２０にも適用される。ホストドライバー２０はスレーブＩＣとなることがないので、ホストドライバー２０のタイミング制御部は、表示タイミングクロック信号ＣＬＫ及び表示開始トリガ信号ＴＲＧを入力する機能や、マスター／スレーブを設定する機能を有していない。

本実施形態によれば、セグメントドライバー３０をマスターＩＣとして用いるかスレーブＩＣとして用いるかの設定を、マスター／スレーブ設定端子Ｐ５の配線接続によって行うことができるので、マスターＩＣとスレーブＩＣとを別個に設計する必要がなくなる。さらに、セグメントドライバー３０がマスターＩＣとして設定された場合に、表示タイミングクロック信号ＣＬＫ１及び表示開始トリガ信号ＴＲＧ１を生成してクロック信号入出力端子Ｐ３及びトリガ信号入出力端子Ｐ４にそれぞれ供給し、セグメントドライバー３０がスレーブＩＣとして設定された場合に、クロック信号入出力端子Ｐ３及びトリガ信号入出力端子Ｐ４にそれぞれ供給される表示タイミングクロック信号ＣＬＫ０及び表示開始トリガ信号ＴＲＧ０に基づいて選択信号の生成を開始するタイミング制御部３１３（図３）を設けたことにより、マスターＩＣとスレーブＩＣとの間において駆動波形の変化タイミングを揃えることができる。

また、図２に示すように、第１及び第２の表示データＤＬ及びＤＰに基づいて、複数のセグメント信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の内からセグメント信号ＳＷＱが選択され、選択されたセグメント信号ＳＷＱに基づいて、電子光学パネル１０のセグメント電極に供給される駆動信号ＶＤｍが生成される。従って、第１の表示データＤＬに対応する第１の表示状態から第２の表示データＤＰに対応する第２の表示状態に移行する際に、シーケンシャルに変化する複数の駆動信号ＶＤｍによって電子光学パネル１０の複数のセグメント電極を駆動することができる。その結果、高品質な表示特性を実現すると共に、ＣＰＵ２４の処理負荷を軽減することが可能である。

１０電気光学パネル、２０ホストドライバー、２１表示コントローラー、２２駆動信号出力部、２３昇圧回路、２４ＣＰＵ、２５格納部、２６シリアルインターフェース（Ｉ／Ｆ）、３０セグメントドライバー、３１表示コントローラー、３２駆動信号出力部、３３昇圧回路、３６デコーダーインターフェース（Ｉ／Ｆ）、４０操作部、５０格納部、６０通信部、７０電源部、８１クロック信号生成回路、８２Ｉ／Ｏ制御回路、８３クロック信号選択回路、８４トリガ信号生成回路、８５表示開始フラグ生成回路、８６選択信号生成回路、３１１表示データ格納部、３１１ａ前回表示データ格納部、３１１ｂ今回表示データ格納部、３１２駆動波形生成部、３１３タイミング制御部、３２１、３２２セレクター、３２３駆動回路、８２１、８２２入出力回路、８３１、８３２、８４３、８４４、８５１、８５２、８５５ＡＮＤ回路、８３３、８５３、８５４ＯＲ回路、８３４、８４５インバーター、８４１、８４２、８４６、８５６フリップフロップ、Ｐ１クロック信号出力端子、Ｐ２トリガ信号出力端子、Ｐ３クロック信号入出力端子、Ｐ４トリガ信号入出力端子、Ｐ５マスター／スレーブ設定端子、ＲＴ１〜ＲＴＭレジスター、ＲＳＥＬレジスター選択回路

Claims

電気光学パネルを駆動するために、マスター又はスレーブとして設定可能な集積回路装置であって、
順次供給される表示データを格納する表示データ格納部と、
選択信号に従って、複数の期間に対応する複数組の波形値を順次選択することにより、前記電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における１組の駆動波形を表す１組の駆動波形信号を生成する駆動波形生成部と、
前記集積回路装置がマスターとして設定された場合に、表示タイミングクロック信号を生成して第１の端子に供給すると共に、外部から供給される表示開始コマンドに基づいて表示開始トリガ信号を生成して第２の端子に供給し、前記表示開始トリガ信号が活性化されたときに、前記表示タイミングクロック信号に同期して前記選択信号の生成を開始し、前記集積回路装置がスレーブとして設定された場合に、前記第２の端子に供給される表示開始トリガ信号が活性化されたときに、前記第１の端子に供給される表示タイミングクロック信号に同期して前記選択信号の生成を開始するタイミング制御部と、
前記表示データ格納部に格納されている表示データ及び前記駆動波形生成部によって生成される１組の駆動波形信号に基づいて、前記電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部と、
を具備し、前記タイミング制御部が、
表示タイミングクロック信号を生成するクロック信号生成回路と、
前記集積回路装置がマスターとして設定された場合に、前記クロック信号生成回路によって生成される表示タイミングクロック信号を選択すると共に、前記表示タイミングクロック信号を反転して第２のクロック信号を生成し、前記集積回路装置がスレーブとして設定された場合に、前記第１の端子に供給される表示タイミングクロック信号を選択するクロック信号選択回路と、
前記集積回路装置がマスターとして設定された場合に、外部から供給される表示開始コマンドをデコードして得られる表示開始制御信号の変化を前記第２のクロック信号に同期して検出することにより、表示開始トリガ信号を生成するトリガ信号生成回路と、
前記集積回路装置がマスターとして設定された場合に、前記トリガ信号生成回路によって生成される表示開始トリガ信号を選択し、前記集積回路装置がスレーブとして設定された場合に、前記第２の端子に供給される表示開始トリガ信号を選択し、選択された表示開始トリガ信号が活性化されたときに、前記クロック信号選択回路によって選択された表示タイミングクロック信号に同期して表示開始フラグを活性化する表示開始フラグ生成回路と、
前記表示開始フラグが活性化されているときに、前記クロック信号選択回路によって選択された表示タイミングクロック信号に含まれているパルスの数をカウントして得られたカウント値に基づいて前記選択信号を生成する選択信号生成回路と、
を含む、集積回路装置。
電気光学パネルを駆動するために、マスター又はスレーブとして設定可能な集積回路装置であって、
順次供給される表示データを格納する表示データ格納部と、
選択信号に従って、複数の期間に対応してレジスターに格納されている複数組の波形値及び複数の波形終了フラグを順次選択することにより、前記電気光学パネルの表示状態が第１の表示状態から第２の表示状態となるまでの間における１組の駆動波形を表す１組の駆動波形信号を生成する駆動波形生成部と、
前記集積回路装置がマスターとして設定された場合に、表示タイミングクロック信号を生成して第１の端子に供給すると共に、外部から供給される表示開始コマンドに基づいて表示開始トリガ信号を生成して第２の端子に供給し、前記表示開始トリガ信号が活性化されたときに、前記表示タイミングクロック信号に同期して前記選択信号の生成を開始し、前記駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、前記表示タイミングクロック信号に同期して前記選択信号の生成を終了し、前記集積回路装置がスレーブとして設定された場合に、前記第２の端子に供給される表示開始トリガ信号が活性化されたときに、前記第１の端子に供給される表示タイミングクロック信号に同期して前記選択信号の生成を開始し、前記駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、前記表示タイミングクロック信号に同期して前記選択信号の生成を終了するタイミング制御部と、
前記表示データ格納部に格納されている表示データ及び前記駆動波形生成部によって生成される１組の駆動波形信号に基づいて、前記電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部と、
を具備する集積回路装置。
前記駆動波形生成部が、選択信号に従って、複数の期間に対応してレジスターに格納されている複数組のレジスター値を順次選択することにより１組の駆動波形信号を生成し、各組のレジスター値が、駆動波形を終了するか否かを表す波形終了フラグを含み、前記表示開始フラグ生成回路が、前記駆動波形生成部から供給される波形終了フラグが駆動波形の終了を表すときに、前記クロック信号選択回路によって選択された表示タイミングクロック信号に同期して前記表示開始フラグを非活性化する、請求項１記載の集積回路装置。
前記集積回路装置をマスター又はスレーブとして設定する電位が与えられる第３の端子をさらに具備する、請求項１〜３のいずれか１項記載の集積回路装置。
複数のセグメント電極を有する電気光学パネルと、
ＣＰＵを内蔵し、前記電気光学パネルの第１群のセグメント電極に複数の駆動信号をそれぞれ供給する集積回路装置と、
前記電気光学パネルの第２群のセグメント電極に複数の駆動信号をそれぞれ供給する請求項１〜４のいずれか１項記載の集積回路装置と、
を具備する電子機器であって、前記２つの集積回路装置が、複数の期間に対応する複数組の波形値が同一のフォーマットで格納された複数のレジスターをそれぞれ有する、前記電子機器。