JPH0974148A - Multi-chip module and manufacture - Google Patents
Multi-chip module and manufactureInfo
- Publication number
- JPH0974148A JPH0974148A JP22798795A JP22798795A JPH0974148A JP H0974148 A JPH0974148 A JP H0974148A JP 22798795 A JP22798795 A JP 22798795A JP 22798795 A JP22798795 A JP 22798795A JP H0974148 A JPH0974148 A JP H0974148A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- multilayer wiring
- conductive paste
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はマルチチップモジュ
ールおよびその製造方法に係り、さらに詳しくは、鉛公
害もしくは大気汚染など環境問題の解消,低減を可能と
するマルチチップモジュールおよびその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module and a method for manufacturing the same, and more particularly to a multi-chip module and a method for manufacturing the same that can eliminate or reduce environmental problems such as lead pollution or air pollution.
【0002】[0002]
【従来の技術】たとえば大型コンピュータや画像処理装
置などの電子機器に使用されるマルチチップモジュール
は、一般に図2に構成の要部を示すような構成を成して
いる。すなわち、被接続部となる導体パッド1aを含む配
線パターンを、一主面の所定領域内に有する無機質系の
多層配線板1、たとえばセラミック多層配線板と、前記
多層配線板1の導体パッド1aに対応するAl電極2aを電気
的に接続・実装(フェースダウン型実装)された半導体
素子2と、前記半導体素子2の実装領域を囲繞する形で
多層配線板1面に一体的に設けられているウエルドリン
グ(もしくはシーリングパターン)3面に、開口端縁部
4aが半田付け・気密封止され、前記半導体素子2を封有
する金属製キャップ4とを備えた構成を成している。2. Description of the Related Art A multi-chip module used in electronic equipment such as a large-sized computer and an image processing apparatus generally has a structure shown in FIG. That is, an inorganic-based multilayer wiring board 1, for example, a ceramic multilayer wiring board having a wiring pattern including a conductor pad 1a to be connected in a predetermined area of one main surface, and a conductor pad 1a of the multilayer wiring board 1 are provided. The semiconductor element 2 to which the corresponding Al electrodes 2a are electrically connected and mounted (face-down type mounting) and the mounting area of the semiconductor element 2 are integrally provided on the surface of the multilayer wiring board 1 so as to surround the mounting area. Opening edge on 3 faces of weld ring (or sealing pattern)
4a is soldered and hermetically sealed, and a metal cap 4 for sealing the semiconductor element 2 is provided.
【0003】ここで、多層配線板1は、たとえばアルミ
ナを層間絶縁体層として所要の信号配線パターン層など
1bを内層し、かつパターン層間が適宜接続されるととも
に、入出力パッド1c,1c′やAgろう1d付けされた入出力
リード1cなどを備えている。また、多層配線板1の導体
パッド1aに対する半導体素子2のAl電極2aの電気的な接
続・実装は、Al電極2a面に設けた半田バンプ(Sn/Pb:10
/90)2bを、導体パッド1a面に半田(Sn/Pb:63/37)5a付け
することで行われている。さらに、金属製キャップ4の
開口端縁部4aも、たとえばコバールもしくは Fe/Ni42ア
ロイなどから成るシールリングパターン3面に、半田
(Sn/Pb:63/37)5b付けで気密封止している。 そして、
上記構成においては、半田濡れ性を考慮してPb成分比の
多い共晶半田が使用され、また、マルチチップモジュー
ルの信頼性を確保するため、半導体素子2の半田5a付け
実装、金属製キャップ4の半田5b付け封止後、フラック
ス成分の残渣が残らないように、有機溶剤で洗浄してい
る。Here, the multilayer wiring board 1 uses, for example, alumina as an interlayer insulating layer, and has a required signal wiring pattern layer or the like.
1b is provided as an inner layer, pattern layers are appropriately connected, and input / output pads 1c and 1c 'and an input / output lead 1c attached with Ag solder 1d are provided. Further, the electrical connection / mounting of the Al electrode 2a of the semiconductor element 2 to the conductor pad 1a of the multilayer wiring board 1 is performed by solder bumps (Sn / Pb: 10:
/ 90) 2b is soldered (Sn / Pb: 63/37) 5a to the surface of the conductor pad 1a. Further, the opening edge 4a of the metal cap 4 is also hermetically sealed by soldering (Sn / Pb: 63/37) 5b on the seal ring pattern 3 surface made of, for example, Kovar or Fe / Ni42 alloy. . And
In the above configuration, eutectic solder with a high Pb component ratio is used in consideration of solder wettability, and in order to ensure the reliability of the multichip module, the mounting of the solder 5a of the semiconductor element 2 and the metal cap 4 are performed. After sealing with the solder 5b, it is cleaned with an organic solvent so that no residue of the flux component remains.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記構
成のマルチチップモジュールおよびその製造方法におい
ては、実用上、次のような不都合な問題がある。すなわ
ち、半導体素子2の搭載・実装、金属製キャップ4によ
る気密封止は、Pb系半田を使用した半田付けで行ってい
る。したがって、マルチチップモジュールの製造工程に
あっては、半田付け時に発生するPb蒸気などによって作
業環境の汚染・悪化などが招来するので、設備面の改善
・改良が要求され、必然的にコストアップの問題を提起
する。However, the multi-chip module having the above-described structure and the method for manufacturing the same have the following inconvenient problems in practical use. That is, mounting and mounting of the semiconductor element 2 and hermetic sealing with the metal cap 4 are performed by soldering using Pb-based solder. Therefore, in the manufacturing process of the multi-chip module, the work environment is polluted or deteriorated due to Pb vapor generated during soldering, so improvement and improvement of equipment is required, which inevitably leads to cost increase. Raise a problem.
【0005】また、前記のようにPbは神経障害,発癌性
など人体に有害であるため、その管理体制が重要であ
り、簡単に破棄処分などすることもできない。つまり、
製造工程における作業環境の問題だけでなく、電子部品
もしくは電子機器システムとしての取扱は勿論のこと、
破損した電子部品の処分も制約されることになる。たと
えば破棄した電子部品に雨(酸性雨)があたると、Pbが
溶解して地中に浸み込み、結果的に地下水がPbを含むこ
とになる。したがって、Pbを含有する地下水を飲んだ場
合、その飲料者が神経に混乱を引き起こしたり、生殖機
能に障害を生じたり、あるいは貧血や高血圧の原因とな
り、さらには発癌性として作用する可能性もある。こう
した事情を考慮して、米国などでは既に、Pbを含有する
電子機器や電子部品に対して、徴税を付加することも検
討されており、見掛上の製品コストアップ、市場コスト
競争力の低下など不可避的な状況にある。Further, as described above, Pb is harmful to the human body due to neuropathy and carcinogenicity, so its management system is important, and it cannot be easily disposed of. That is,
Not only the problem of working environment in the manufacturing process, but also handling as electronic parts or electronic equipment system,
Disposal of damaged electronic components will also be restricted. For example, if the discarded electronic components are exposed to rain (acid rain), Pb will dissolve and penetrate into the ground, and as a result groundwater will contain Pb. Therefore, when drinking groundwater containing Pb, the drinker may cause nerve confusion, impair reproductive function, cause anemia or hypertension, and may act as a carcinogen. . Considering these circumstances, it is already under consideration in the US and other countries to add a tax to electronic devices and electronic components containing Pb, which apparently increases product costs and reduces market cost competitiveness. There is an unavoidable situation.
【0006】さらに、前記フラックス成分の残渣を残さ
ない洗浄には、たとえばフロンや、1-1-1トリクロルエ
タンなどが有効であるが、いわゆるオゾン層の破壊問題
など考慮して、他の有機溶剤を使用した場合は、フラッ
クス成分の残渣を残さずに洗浄することが困難で、生産
性および長期信頼性保障上問題がある。Further, for cleaning without leaving a residue of the above-mentioned flux component, for example, CFC or 1-1-1 trichloroethane is effective, but in consideration of so-called ozone layer destruction problem, other organic solvent is used. When it is used, it is difficult to wash without leaving a residue of the flux component, and there is a problem in terms of ensuring productivity and long-term reliability.
【0007】いずれにしても、鉛公害もしくはオゾン層
破壊にに起因する大気汚染などの地球環境問題を考慮し
た場合、従来のマルチチップモジュールの構成およびそ
の製造方法は、見直される方向にあり、また、そのため
の努力も払われているが、比較的低コストで実用的な手
段は未だ知られていない。In any case, when the global environmental problems such as air pollution caused by lead pollution or ozone layer depletion are taken into consideration, the conventional multichip module structure and its manufacturing method are in the direction of being reviewed, and , Although efforts have been made for that purpose, relatively low cost and practical means have not been known yet.
【0008】本発明は上記事情に対処してなされたもの
で、鉛公害もしくは大気汚染などの地球環境問題に効果
的に対応したマルチチップモジュールおよびその製造方
法の提供を目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multi-chip module and a method for manufacturing the same that effectively cope with global environmental problems such as lead pollution or air pollution.
【0009】[0009]
【課題を解決するための手段】請求項1の発明は、無機
質系の多層配線板と、前記多層配線板面上にフェースダ
ウン型に実装された半導体素子と、前記半導体素子を内
封して開口端縁部が多層配線板面に気密に封着された金
属製キャップとを具備するマルチチップモジュールであ
って、前記半導体素子は電極面にバンプを有し、このバ
ンプを多層配線板の導体パッド面に設置された導電性ペ
ースト層への圧入・固定化で電気的な接続・実装がなさ
れ、かつ金属製キャップはレーザービーム照射で気密に
封着されていることを特徴とするマルチチップモジュー
ルである。According to a first aspect of the present invention, an inorganic multi-layer wiring board, a semiconductor element mounted face down on the surface of the multi-layer wiring board, and the semiconductor element are enclosed. A multi-chip module comprising a metal cap whose opening edge is hermetically sealed on the surface of a multilayer wiring board, wherein the semiconductor element has bumps on the electrode surface, and the bumps are conductors of the multilayer wiring board. Multi-chip module characterized in that it is electrically connected and mounted by press-fitting and fixing to the conductive paste layer installed on the pad surface, and the metal cap is hermetically sealed by laser beam irradiation. Is.
【0010】請求項2の発明は、無機質系の多層配線板
と、前記多層配線板面上にフェースダウン型に実装され
た半導体素子と、前記半導体素子を内封して開口端縁部
が多層配線板面に気密に封着された金属製キャップとを
具備するマルチチップモジュールであって、前記半導体
素子は電極面にバンプを有し、このバンプを多層配線板
の導体パッド面に設置された導電性ペースト層への圧入
・固定化で電気的な接続・実装がなされ、かつ金属製キ
ャップはシームウエルド法にて気密に封着されているこ
とを特徴とするマルチチップモジュールである。According to a second aspect of the present invention, an inorganic multi-layer wiring board, a semiconductor element mounted face down on the surface of the multi-layer wiring board, and the semiconductor element are enclosed to form a multi-layered opening edge portion. A multichip module comprising a metal cap hermetically sealed on a wiring board surface, wherein the semiconductor element has bumps on an electrode surface, and the bumps are placed on a conductor pad surface of a multilayer wiring board. The multi-chip module is characterized in that it is electrically connected and mounted by press-fitting / fixing to the conductive paste layer, and the metal cap is hermetically sealed by the seam weld method.
【0011】請求項3の発明は、所要のウエルドリング
層を有する無機質系の多層配線板面の導体パッド面に導
電性ペースト層を設ける工程と、前記多層配線板の導体
パッド面に、電極面上に設けたバンプを位置決め・対応
させて半導体素子をフェースダウンに配置する工程と、
前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、前記バンプを圧入・埋め込んだ状態で導電性ペース
ト層を硬化させて電気的および機械的に接続する工程
と、前記多層配線板面のウエルドリング層に、金属製キ
ャップの開口端縁部を位置合わせし、レーザービーム照
射によって気密に封着する工程とを備えたマルチチップ
モジュールの製造方法である。According to a third aspect of the present invention, a step of providing a conductive paste layer on a conductor pad surface of a surface of an inorganic type multilayer wiring board having a required weld ring layer, and an electrode surface on the conductor pad surface of the multilayer wiring board. Positioning the semiconductor element face down by positioning and matching the bumps provided above,
A step of pressing the semiconductor element against the surface of the multilayer wiring board to press-in / embed the bumps provided on the electrode surface in the conductive paste layer, and curing the conductive paste layer with the bumps pressed / embedded to electrically And a mechanically connecting step, and a step of aligning an opening edge portion of a metal cap with a weld ring layer on the surface of the multilayer wiring board and hermetically sealing with a laser beam irradiation. Is a manufacturing method.
【0012】請求項4の発明は、所要のウエルドリング
層を有する無機質系の多層配線板面の導体パッド面に導
電性ペースト層を設ける工程と、前記多層配線板の導体
パッド面に、電極面上に設けたバンプを位置決め・対応
させて半導体素子をフェースダウンに配置する工程と、
前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、前記バンプを圧入・埋め込んだ状態で導電性ペース
ト層を硬化させて電気的および機械的に接続する工程
と、前記多層配線板のウエルドリング層に、金属製キャ
ップの開口端縁部を位置合わせし、シームウエルド法で
気密に封着する工程とを備えたマルチチップモジュール
の製造方法である。According to a fourth aspect of the present invention, a step of providing a conductive paste layer on a conductor pad surface of an inorganic type multilayer wiring board surface having a required weld ring layer, and an electrode surface on the conductor pad surface of the multilayer wiring board. Positioning the semiconductor element face down by positioning and matching the bumps provided above,
A step of pressing the semiconductor element against the surface of the multilayer wiring board to press-in and embed the bumps provided on the electrode surface in the conductive paste layer; and curing the conductive paste layer with the bumps pressed-in and electrically. And a step of mechanically connecting, and a step of aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board and hermetically sealing with a seam weld method. It is a manufacturing method.
【0013】請求項5の発明は、同時焼成もしくはグリ
ーンシートプロセスで、最上層面の所定領域に被接続用
導体パッドおよびウエルドリング層を備えた無機質系の
多層配線板を製造する工程と、前記多層配線板の導体パ
ッド面に導電性ペースト層を設ける工程と、前記多層配
線板の導体パッド面に、電極面上に設けたバンプを位置
決め・対応させて半導体素子をフェースダウンに配置す
る工程と、前記半導体素子を多層配線板面に押圧して電
極面上に設けたバンプを導電性ペースト層に圧入・埋め
込む工程と、前記バンプを圧入・埋め込んだ状態で導電
性ペースト層を硬化させて電気的および機械的に接続す
る工程と、前記多層配線板のウエルドリング層に、金属
製キャップの開口端縁部を位置合わせし、レーザービー
ム照射によって気密に封着する工程とを備えたマルチチ
ップモジュールの製造方法である。 請求項6の発明
は、同時焼成もしくはグリーンシートプロセスで、最上
層面の所定領域に被接続用導体パッドおよびウエルドリ
ング層を備えた無機質系の多層配線板を製造する工程
と、前記多層配線板の導体パッド面に導電性ペースト層
を設ける工程と、前記多層配線板の導体パッド面に、電
極面上に設けたバンプを位置決め・対応させて半導体素
子をフェースダウンに配置する工程と、前記半導体素子
を多層配線板面に押圧して電極面上に設けたバンプを導
電性ペースト層に圧入・埋め込む工程と、前記バンプを
圧入・埋め込んだ状態で導電性ペースト層を硬化させて
電気的および機械的に接続する工程と、前記多層配線板
のウエルドリング層に、金属製キャップの開口端縁部を
位置合わせし、シームウエルド法で気密に封着する工程
とを備えたマルチチップモジュールの製造方法である。According to a fifth aspect of the present invention, there is provided a step of producing an inorganic multi-layer wiring board having a conductor pad to be connected and a weld ring layer in a predetermined region of the uppermost layer surface by a co-firing or green sheet process; A step of providing a conductive paste layer on the conductor pad surface of the wiring board, and a step of positioning the semiconductor elements face down on the conductor pad surface of the multilayer wiring board by positioning and matching bumps provided on the electrode surface, A step of pressing the semiconductor element against the surface of the multilayer wiring board to press-in and embed the bumps provided on the electrode surface in the conductive paste layer; and curing the conductive paste layer with the bumps pressed-in and electrically. And the step of mechanically connecting, and aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board, and irradiating with a laser beam. A method for producing a multi-chip module and a step of sealing the. According to the invention of claim 6, a step of manufacturing an inorganic multilayer wiring board having a conductor pad for connection and a weld ring layer in a predetermined region of the uppermost layer surface by co-firing or a green sheet process; A step of providing a conductive paste layer on the conductor pad surface, a step of positioning the semiconductor element face down on the conductor pad surface of the multilayer wiring board by positioning bumps provided on the electrode surface and corresponding to each other; Pressing on the surface of the multilayer wiring board to press-in and embed the bumps provided on the electrode surface in the conductive paste layer, and curing the conductive paste layer in the state where the bumps are pressed in and embedded to electrically and mechanically And a step of aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board and hermetically sealing by the seam weld method. It is a method of manufacturing a multi-chip module was painting.
【0014】請求項7の発明は、被接続用導体パッドを
含む最上層パターンを薄膜配線プロセスで形成するウエ
ルドリング層を備えた無機質系の多層配線板の製造工程
と、前記多層配線板の導体パッド面に導電性ペースト層
を設ける工程と、前記多層配線板面の導体パッド面に、
電極面上に設けたバンプを位置決め・対応させて半導体
素子をフェースダウンに配置する工程と、前記半導体素
子を多層配線板面に押圧して電極面上に設けたバンプを
導電性ペースト層に圧入・埋め込む工程と、前記バンプ
を圧入・埋め込んだ状態で導電性ペースト層を硬化させ
て電気的および機械的に接続する工程と、前記多層配線
板面のウエルドリング層に、金属製キャップの開口端縁
部を位置合わせし、レーザービーム照射によって気密に
封着する工程とを備えたマルチチップモジュールの製造
方法である。According to a seventh aspect of the present invention, there is provided a process of manufacturing an inorganic multilayer wiring board having a weld ring layer for forming an uppermost layer pattern including a conductor pad to be connected by a thin film wiring process, and a conductor of the multilayer wiring board. A step of providing a conductive paste layer on the pad surface, on the conductor pad surface of the multilayer wiring board surface,
Positioning and matching the bumps provided on the electrode surface to place the semiconductor element face down, and pressing the semiconductor element against the surface of the multilayer wiring board to press the bumps provided on the electrode surface into the conductive paste layer. The step of embedding, the step of curing the conductive paste layer with the bumps being press-fitted / embedded to electrically and mechanically connect, and the opening end of the metal cap on the weld ring layer on the surface of the multilayer wiring board. And a step of aligning the edges and hermetically sealing by laser beam irradiation.
【0015】請求項8の発明は、被接続用導体パッドを
含む最上層パターンを薄膜配線プロセスで形成するウエ
ルドリング層を備えた無機質系の多層配線板の製造工程
と、前記多層配線板の導体パッド面に導電性ペースト層
を設ける工程と、前記多層配線板面の導体パッド面に、
電極面上に設けたバンプを位置決め・対応させて半導体
素子をフェースダウンに配置する工程と、前記半導体素
子を多層配線板面に押圧して電極面上に設けたバンプを
導電性ペースト層に圧入・埋め込む工程と、前記バンプ
を圧入・埋め込んだ状態で導電性ペースト層を硬化させ
て電気的および機械的に接続する工程と、前記多層配線
板面のウエルドリング層に、金属製キャップの開口端縁
部を位置合わせし、シームウエルド法によって気密に封
着する工程とを備えたマルチチップモジュールの製造方
法である。According to an eighth aspect of the present invention, there is provided a step of manufacturing an inorganic multilayer wiring board having a weld ring layer for forming an uppermost layer pattern including a conductor pad for connection by a thin film wiring process, and a conductor of the multilayer wiring board. A step of providing a conductive paste layer on the pad surface, on the conductor pad surface of the multilayer wiring board surface,
Positioning and matching the bumps provided on the electrode surface to place the semiconductor element face down, and pressing the semiconductor element against the surface of the multilayer wiring board to press the bumps provided on the electrode surface into the conductive paste layer. The step of embedding, the step of curing the conductive paste layer with the bumps being press-fitted / embedded to electrically and mechanically connect, and the opening end of the metal cap on the weld ring layer on the surface of the multilayer wiring board. And a step of aligning the edges and hermetically sealing by the seam weld method.
【0016】上記マルチチップモジュールおよびその製
造方法において、半導体素子電極面のバンプは、たとえ
ばAu,CuもしくはNi製、あるいは弾力性を有する球体面
にAu,CuもしくはNiなどの導電性メッキ層を設けたもの
などが挙げられ、また、ワイヤボンデング手法や転写法
などによっても形成できる。In the above multi-chip module and the method for manufacturing the same, the bumps on the semiconductor element electrode surface are made of, for example, Au, Cu or Ni, or a conductive sphere layer of Au, Cu or Ni is provided on the elastic spherical surface. It can be also formed by a wire bonding method, a transfer method, or the like.
【0017】さらに、上記マルチチップモジュールおよ
びその製造方法において、多層配線板の導体パッド面に
配置され、半導体素子電極面のバンプを圧入して接続部
を形成する導電性ペーストは、たとえばAgなどの導電粉
末と、耐熱性樹脂系のバインダーもしくはガラスフリッ
トとの混合物で、最終的には 200〜 250℃程度以下で硬
化状態を呈するものである。そして、導体パッド面への
選択的な配置は、たとえばスクリーン印刷法,ディスペ
ンス法,転写法,直接描画法などで行うことができる。Further, in the above-mentioned multi-chip module and the manufacturing method thereof, the conductive paste which is arranged on the conductor pad surface of the multilayer wiring board and press-fits the bumps on the semiconductor element electrode surface to form the connection portion is made of Ag or the like. It is a mixture of conductive powder and a heat-resistant resin binder or glass frit, and finally exhibits a cured state at about 200 to 250 ° C or lower. The selective placement on the conductor pad surface can be performed by, for example, a screen printing method, a dispensing method, a transfer method, a direct drawing method, or the like.
【0018】請求項1および請求項2の発明では、半導
体素子の実装・接続が導電性ペーストで、金属製キャッ
プの封着が溶接的に、それぞれ成されているため、高密
度で信頼性の高い接続,封止を保持し、安定した所要の
性能を呈する。また、前記実装・接続および封着が、半
田類で成されていないことに伴って、その取扱・操作上
の安全性も確保し易くなし、人体に有害な公害問題の発
生も回避される。According to the first and second aspects of the present invention, the semiconductor elements are mounted and connected by the conductive paste, and the metal caps are sealed by welding, so that high density and high reliability are achieved. Maintains high connection and sealing, and exhibits stable required performance. Further, since the mounting / connecting and sealing are not made of solders, the safety in handling and operation is not easily ensured, and the pollution problem harmful to the human body is avoided.
【0019】請求項3および請求項4の発明では、半導
体素子の実装・接続および金属製キャップの封着が半田
付けで行われないため、作業環境の大幅な改善および生
産性の向上などが図られるだけでなく、有機溶剤による
洗浄工程も省略されるので、一般的な公害問題の解消も
図られながら、信頼性の高いマルチチップモジュールを
歩留まりよく提供できる。以下の製造方法にも共通する
が、ここで、有機溶剤による洗浄工程を省略できること
は、半田を使用し洗浄した場合のフラックス残渣の問題
もなくなり、マルチチップモジュールの信頼性向上に多
大に寄与するとともに、オゾン層破壊につながる地球環
境問題の発生もなくなる。According to the third and fourth aspects of the invention, the mounting / connection of the semiconductor element and the sealing of the metal cap are not performed by soldering, so that the working environment is greatly improved and the productivity is improved. In addition, since the cleaning step with an organic solvent is omitted, it is possible to provide a highly reliable multi-chip module with a high yield while solving a general pollution problem. Although common to the following manufacturing methods, the fact that the cleaning step with an organic solvent can be omitted here also eliminates the problem of flux residue when cleaning using solder, and contributes greatly to improving the reliability of the multichip module. At the same time, there will be no global environmental problems that would lead to ozone depletion.
【0020】請求項5および請求項6の発明では、多層
配線板を同時焼成もしくはグリーンシートプロセスで形
成する一方、半導体素子の実装・接続および金属製キャ
ップの封着を半田付けで行わないため、生産性の向上お
よび作業環境の大幅な改善などが図られる。また、有機
溶媒による洗浄工程も省略されるので、一般的な公害問
題の解消も図られながら、信頼性の高いマルチチップモ
ジュールを歩留まりよく提供できる。According to the fifth and sixth aspects of the present invention, since the multilayer wiring board is formed by the simultaneous firing or the green sheet process, the mounting and connection of the semiconductor element and the sealing of the metal cap are not performed by soldering. The productivity will be improved and the work environment will be greatly improved. Further, since the washing step with the organic solvent is omitted, it is possible to provide a highly reliable multi-chip module with a high yield while solving a general pollution problem.
【0021】請求項7および請求項8の発明では、多層
配線板面の導体パッドなどを薄膜法で形成することによ
り、高密度配線が可能となり、半導体素子の多ピン化に
も容易に対応でき、ひいては高密度実装化によるコンパ
クト化を実現できる。一方、半導体素子の実装・接続お
よび金属製キャップの封着を半田付けで行わないため、
生産性の向上および作業環境の大幅な改善などが図られ
る。また、有機溶媒による洗浄工程も省略されるので、
一般的な公害問題の解消も図られながら、信頼性の高い
マルチチップモジュールを歩留まりよく提供できる。According to the seventh and eighth aspects of the present invention, by forming the conductor pads and the like on the surface of the multilayer wiring board by the thin film method, high density wiring is possible, and it is possible to easily cope with the increase in the number of pins of semiconductor elements. As a result, it is possible to realize compactness by high-density mounting. On the other hand, because the mounting and connection of semiconductor elements and the sealing of metal caps are not performed by soldering,
The productivity will be improved and the work environment will be greatly improved. Also, since the washing step with an organic solvent is omitted,
It is possible to provide a highly reliable multi-chip module with a high yield while solving general pollution problems.
【0022】[0022]
【発明の実施の形態】以下本発明の実施例を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【0023】実施例1 図1は、この実施例に係るマルチチップモジュールの要
部構成例を示す断面図である。図1において、6はアル
ミナなどのセラミックを絶縁体とする同時焼成の厚膜多
層配線板を示し、その厚膜多層配線板6の一主面の所定
領域内には、被接続部となる導体パッド6aを含む配線パ
ターンを備えている。7は厚膜多層配線板6の導体パッ
ド6aに対応するAl電極7aを電気的に接続・実装(フェー
スダウン型実装)された半導体素子、8は前記半導体素
子7の実装領域を囲繞する形で厚膜多層配線板6のシー
リングパターン6f面にAgろう6dで一体的にろう付けされ
いるたとえばコバールもしくは Fe/Ni42アロイなどから
成るウエルドリング、9は前記ウエルドリング面に、開
口端縁部9aがレーザビーム照射で溶着・気密封止され
て、前記半導体素子7を封止する金属製キャップであ
る。Embodiment 1 FIG. 1 is a cross-sectional view showing an example of the main part configuration of a multichip module according to this embodiment. In FIG. 1, reference numeral 6 denotes a co-fired thick film multilayer wiring board using ceramics such as alumina as an insulator, and a conductor to be a connected portion is provided in a predetermined area on one main surface of the thick film multilayer wiring board 6. A wiring pattern including the pad 6a is provided. Reference numeral 7 is a semiconductor element in which Al electrodes 7a corresponding to the conductor pads 6a of the thick film multilayer wiring board 6 are electrically connected and mounted (face-down type mounting), and 8 is a shape surrounding the mounting area of the semiconductor element 7. A weld ring made of, for example, Kovar or Fe / Ni42 alloy, which is integrally brazed with Ag solder 6d on the sealing pattern 6f surface of the thick film multilayer wiring board 6, 9 is the weld ring surface, and the opening edge 9a is It is a metal cap that is welded and hermetically sealed by laser beam irradiation to seal the semiconductor element 7.
【0024】ここで、厚膜多層配線板6は、たとえばア
ルミナを層間絶縁体層として所要の、たとえばタングス
テン( W)などの信号配線パターン層6bを内層に内蔵
し、かつパターン層間が適宜接続されるとともに、入出
力パッド6c,6c′やAgろう6d,6d′付けされた入出力リ
ード6eあるいは入出力ピン(図示せず)などを備えてい
る。また、厚膜多層配線板6の導体パッド6aに対する半
導体素子7のAl電極7aの電気的な接続・実装は、Al電極
7a面に設けたAuバンプ7bを、導体パッド6a面に予め印刷
法などで配置しておいたエポキシ樹脂をバインダー成分
としたAg系の導電性ペースト10で行われている。すなわ
ち、導体パッド6a面に配置しておいたAg系の導電性ペー
スト10に対して、半導体素子7のAl電極7a面に設けたAu
バンプ7bを対応させて(位置決め)配置し、この状態で
厚膜多層配線板6と半導体素子7とを押圧して、前記Au
バンプ7bを導電性ペースト10に埋め込んだ形で、導電性
ペースト10を硬化させることによって、接続・実装した
構成を採っている。さらに、金属製キャップ9の開口端
縁部9aは、ウエルドリング8面に、レーザビーム照射を
行うことにより溶着・気密封止している。なお、このレ
ーザビーム照射による溶着・気密封止の代わりに、シー
ムウエルド溶接法で行ってもよい。ただし、この場合
は、金属製キャップ9の端縁部がウエルドリング8の外
周部にほぼ一致する形状に、金属製キャップ9を設計す
る必要がある。The thick-film multilayer wiring board 6 has a signal wiring pattern layer 6b of, for example, tungsten (W), which is required as an interlayer insulating layer made of alumina, for example, and is built in the inner layer, and the pattern layers are appropriately connected. In addition, it has input / output pads 6c, 6c 'and input / output leads 6e attached to Ag solders 6d, 6d' or input / output pins (not shown). In addition, the Al electrode 7a of the semiconductor element 7 is electrically connected to and mounted on the conductor pad 6a of the thick film multilayer wiring board 6 by the Al electrode.
The Au bumps 7b provided on the surface 7a are made of an Ag-based conductive paste 10 using an epoxy resin as a binder component, which is previously arranged on the surface of the conductor pads 6a by a printing method or the like. That is, with respect to the Ag-based conductive paste 10 arranged on the surface of the conductor pad 6a, the Au formed on the surface of the Al electrode 7a of the semiconductor element 7 is provided.
The bumps 7b are arranged (positioned) in correspondence with each other, and in this state, the thick film multilayer wiring board 6 and the semiconductor element 7 are pressed and the Au
The bumps 7b are embedded in the conductive paste 10 and the conductive paste 10 is hardened to be connected and mounted. Further, the opening edge 9a of the metal cap 9 is welded and hermetically sealed by irradiating the surface of the weld ring 8 with a laser beam. Instead of the welding and hermetic sealing by laser beam irradiation, a seam weld method may be used. However, in this case, it is necessary to design the metal cap 9 in such a shape that the edge portion of the metal cap 9 substantially matches the outer peripheral portion of the weld ring 8.
【0025】上記構成のマルチチップモジュールについ
て、通常行われている電気的な試験および信頼性の評価
を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨(酸性雨)があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱,生殖機能の障
害,貧血や高血圧の原因,発癌性の懸念もない。さらに
また、有機溶剤による洗浄工程も省略できるので、半田
を使用し洗浄した場合のフラックス残渣の問題もなくな
り、マルチチップモジュールの信頼性向上に多大に寄与
し、かつオゾン層破壊につながる地球環境問題の発生も
抑制する。With respect to the multi-chip module having the above-mentioned structure, a usual electrical test and reliability evaluation were conducted, and good results were obtained in all cases. Further, in the manufacturing process, since solder containing Pb or the like is not used, workability or working environment was good. further,
Even if the discarded electronic components are exposed to rain (acid rain), the risk that Pb will dissolve and enter the ground will be completely eliminated, so even if you drank groundwater, human nerve confusion and impaired reproductive function. , No cause of anemia or hypertension, no concern about carcinogenicity. Furthermore, since the cleaning process with an organic solvent can be omitted, the problem of flux residue when cleaning with solder is eliminated, which greatly contributes to the improvement of the reliability of the multi-chip module and also contributes to the global environmental problems that lead to the destruction of the ozone layer. It also suppresses the occurrence of.
【0026】実施例2 先ず、アルミナを絶縁素材, W系ペーストを導電体とし
て、常套的な手段に準じて同時焼成、もしくはグリーン
シートプロセスで、最上層面の所定領域に被接続用導体
パッドおよびAgろう付によるウエルドリング層を備えた
多層配線板を製造した。その後、実施例1の場合と同様
に、多層配線板の導体パッド面に導電性ペースト層を設
けた。次いで、前記多層配線板の導体パッド面に、電極
面上に設けたバンプを位置決め・対応させて半導体素子
をフェースダウンに配置し、半導体素子を多層配線板面
に押圧して、前記バンプを導電性ペースト層に圧入・埋
め込み、この状態で導電性ペースト層を硬化させて電気
的および機械的に接続した。次に、前記多層配線板のウ
エルドリング層に、金属製キャップの開口端縁部を位置
合わせし、レーザービーム照射で気密に封着してマルチ
チップモジュールを作成した。Example 2 First, alumina is used as an insulating material and W-based paste is used as a conductor. Simultaneous firing is performed according to a conventional method, or a green sheet process is performed, and a conductor pad for connection and Ag are connected to a predetermined area on the uppermost layer surface. A multilayer wiring board having a welded layer by brazing was manufactured. Then, as in the case of Example 1, a conductive paste layer was provided on the conductor pad surface of the multilayer wiring board. Then, the semiconductor element is placed face down on the conductor pad surface of the multilayer wiring board by positioning and corresponding the bumps provided on the electrode surface, and the semiconductor element is pressed against the multilayer wiring board surface to make the bump conductive. The conductive paste layer was press-fitted / embedded, and in this state, the conductive paste layer was cured to make electrical and mechanical connection. Next, the opening edge portion of the metal cap was aligned with the weld ring layer of the multilayer wiring board and hermetically sealed by laser beam irradiation to prepare a multi-chip module.
【0027】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨(酸性雨)があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱,生殖機能の障
害,貧血や高血圧の原因,発癌性の懸念もない。さらに
また、有機溶剤による洗浄工程も省略できるので、半田
を使用し洗浄した場合のフラックス残渣の問題もなくな
り、マルチチップモジュールの信頼性向上に多大に寄与
し、かつオゾン層破壊につながる地球環境問題の発生も
抑制する。When the thus-prepared multi-chip module was subjected to a usual electrical test and reliability evaluation, good results were obtained. Further, in the manufacturing process, since solder containing Pb or the like is not used, workability or working environment was good. further,
Even if the discarded electronic components are exposed to rain (acid rain), the risk that Pb will dissolve and enter the ground will be completely eliminated, so even if you drank groundwater, human nerve confusion and impaired reproductive function. , No cause of anemia or hypertension, no concern about carcinogenicity. Furthermore, since the cleaning process with an organic solvent can be omitted, the problem of flux residue when cleaning with solder is eliminated, which greatly contributes to the improvement of the reliability of the multi-chip module and also contributes to the global environmental problems that lead to the destruction of the ozone layer. It also suppresses the occurrence of.
【0028】また、前記金属製キャップの気密封着をレ
ーザービーム照射で行う代わりに、シームウエルド法で
行った場合も、同様の結果が得られた。Similar results were obtained when the seam-welding method was used instead of the laser beam irradiation for air-sealing the metal cap.
【0029】実施例3 先ず、アルミナを絶縁素材, W系ペーストを導電体とし
て、常套的な手段に準じて同時焼成、もしくはグリーン
シートプロセスで内層配線型の多層配線板を製造した。
この内層配線型の多層配線板の一主面に、蒸着法もしく
はスパッタリングによって、厚さ 1〜 5μm 程度のCuも
しくはAu系薄膜を形成し、このCuもしくはAu系薄膜をフ
ォトエッチングによって、被接続用導体パッドおよびシ
ーリングパターンを含む最上層パターンを形成した。そ
の後、還元性雰囲気炉にてAuろう付けにより、ウエルド
リング層を形成した。次いで、前記実施例1の場合と同
様の条件設定で、前記多層配線板の導体パッド面にAg系
の導電性ペースト層を設け、この導体パッド面に半導体
素子の電極面上に設けたバンプを対応・位置決めさせて
半導体素子をフェースダウンに配置した。その後、前記
半導体素子を多層配線板面に押圧してバンプを導電性ペ
ースト層に圧入・埋め込み、このバンプを圧入・埋め込
んだ状態で導電性ペースト層を硬化させて電気的および
機械的に接続・実装した。次に、前記多層配線板面のウ
エルドリング層に、金属製キャップの開口端縁部を位置
合わせし、レーザービーム照射によって気密に溶接・封
着してマルチチップモジュールを作成した。Example 3 First, an inner layer wiring type multilayer wiring board was manufactured using alumina as an insulating material and W-based paste as a conductor in accordance with a conventional method, by simultaneous firing or by a green sheet process.
A Cu or Au-based thin film with a thickness of 1 to 5 μm is formed on one main surface of this inner wiring type multilayer wiring board by vapor deposition or sputtering, and this Cu or Au-based thin film is to be connected by photoetching. A top layer pattern including a conductor pad and a sealing pattern was formed. After that, a weld ring layer was formed by Au brazing in a reducing atmosphere furnace. Then, under the same condition setting as in the case of Example 1, an Ag-based conductive paste layer is provided on the conductor pad surface of the multilayer wiring board, and bumps provided on the electrode surface of the semiconductor element are provided on the conductor pad surface. The semiconductor elements were arranged face down by matching and positioning. After that, the semiconductor element is pressed against the surface of the multilayer wiring board to press-in and embed the bumps into the conductive paste layer, and the conductive paste layer is cured while the bumps are pressed-in and embedded to electrically and mechanically connect. Implemented. Next, the opening edge of the metal cap was aligned with the weld ring layer on the surface of the multilayer wiring board, and the multi-chip module was produced by hermetically welding and sealing by laser beam irradiation.
【0030】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨(酸性雨)があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱,生殖機能の障
害,貧血や高血圧の原因,発癌性の懸念もない。さらに
また、有機溶剤による洗浄工程も省略できるので、半田
を使用し洗浄した場合のフラックス残渣の問題もなくな
り、マルチチップモジュールの信頼性向上に多大に寄与
し、かつオゾン層破壊につながる地球環境問題の発生も
抑制する。When the above-prepared multi-chip module was subjected to the usual electrical tests and reliability evaluations, good results were obtained. Further, in the manufacturing process, since solder containing Pb or the like is not used, workability or working environment was good. further,
Even if the discarded electronic components are exposed to rain (acid rain), the risk that Pb will dissolve and enter the ground will be completely eliminated, so even if you drank groundwater, human nerve confusion and impaired reproductive function. , No cause of anemia or hypertension, no concern about carcinogenicity. Furthermore, since the cleaning process with an organic solvent can be omitted, the problem of flux residue when cleaning with solder is eliminated, which greatly contributes to the improvement of the reliability of the multi-chip module and also contributes to the global environmental problems that lead to the destruction of the ozone layer. It also suppresses the occurrence of.
【0031】また、前記金属製キャップの気密封着をレ
ーザービーム照射で行う代わりに、シームウエルド法で
行った場合も、同様の結果が得られた。Similar results were obtained when the airtight sealing of the metal cap was performed by the seam weld method instead of the laser beam irradiation.
【0032】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば多層配線板は、アルミ
ナ系の他、窒化アルミ系,ガラスセラミック系などでも
よいし、入出力リードの代わりに入出力ピンを一主面側
に導出する構成としてもよい。また、半導体素子の電極
に形成するAuやCuなどの形成に当たっては、ワイヤボン
ディング法,転写法,メッキ法などが挙げられ、いずれ
の手法であってもよい。The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the invention. For example, the multilayer wiring board may be of aluminum nitride type, glass ceramic type, or the like in addition to alumina type, and may have a configuration in which the input / output pins are led out to the one main surface side instead of the input / output leads. Further, in forming Au, Cu, or the like to be formed on the electrode of the semiconductor element, a wire bonding method, a transfer method, a plating method, etc. may be mentioned, and any method may be used.
【0033】[0033]
【発明の効果】請求項1および請求項2の発明によれ
ば、実装・接続および封着を半田類で行わないことに伴
って、その取扱・操作上の安全性も確保し易くなるだけ
でなく、高密度で信頼性の高い接続,封止が保持され、
安定した性能を呈する。また、前記半田の不使用に伴っ
て、地下水などを通じての人体に対する支障、さらには
洗浄溶剤不使用に伴う環境汚染などの問題解消も図られ
る。According to the first and second aspects of the present invention, since the mounting, connection and sealing are not performed with solders, it is easy to ensure the safety in handling and operation. , High density and reliable connection, sealing is maintained,
It exhibits stable performance. In addition, when the solder is not used, problems such as obstacles to the human body through groundwater and the like and environmental pollution caused by not using the cleaning solvent can be solved.
【0034】請求項3および請求項4の発明によれば、
作業環境の大幅な改善および生産性の向上などが図られ
るだけでなく、有機溶媒による洗浄工程も省略されるの
で、一般的な公害問題の解消も図られながら、信頼性の
高いマルチチップモジュールを歩留まりよく提供でき
る。また、前記半田の不使用に伴って、地下水などを通
じての人体に対する支障、さらには洗浄溶剤不使用に伴
う環境汚染などの問題解消も図られる。According to the inventions of claims 3 and 4,
Not only is the work environment greatly improved and productivity improved, but the cleaning process with an organic solvent is omitted, so a general multi-chip module can be solved while eliminating general pollution problems. It can be provided with high yield. In addition, when the solder is not used, problems such as obstacles to the human body through groundwater and the like and environmental pollution caused by not using the cleaning solvent can be solved.
【0035】請求項5および請求項6の発明によれば、
生産性の向上および作業環境の大幅な改善などが図られ
る一方、有機溶媒による洗浄工程も省略されるので、一
般的な公害問題の解消も図られながら、信頼性の高いマ
ルチチップモジュールを歩留まりよく提供できる。ま
た、前記半田の不使用に伴って、地下水などを通じての
人体に対する支障、さらには洗浄溶剤不使用に伴う環境
汚染などの問題解消も図られる。According to the inventions of claims 5 and 6,
While improving productivity and drastically improving the working environment, the cleaning process with an organic solvent is also omitted, so general pollution problems can be solved and highly reliable multi-chip modules can be manufactured with high yield. Can be provided. In addition, when the solder is not used, problems such as obstacles to the human body through groundwater and the like and environmental pollution caused by not using the cleaning solvent can be solved.
【0036】請求項7および請求項8の発明によれば、
生産性の向上および作業環境の大幅な改善などが図られ
るし、また、有機溶媒による洗浄工程も省略されるの
で、一般的な公害問題の解消も図られながら、信頼性の
高いマルチチップモジュールを歩留まりよく提供でき
る。また、前記半田の不使用に伴って、地下水などを通
じての人体に対する支障、さらには洗浄溶剤不使用に伴
う環境汚染などの問題解消も図られる。加えて、多層配
線板面の導体パッドなどを薄膜法で形成したことによ
り、高密度配線が可能となるので、半導体素子の多ピン
化にも容易に対応でき、高密度実装化によるコンパクト
化も実現に寄与する。According to the inventions of claims 7 and 8,
The productivity is improved and the working environment is greatly improved. In addition, since the cleaning process with an organic solvent is omitted, the general pollution problem can be solved and a reliable multi-chip module can be installed. It can be provided with high yield. In addition, when the solder is not used, problems such as obstacles to the human body through groundwater and the like and environmental pollution caused by not using the cleaning solvent can be solved. In addition, by forming the conductor pads on the surface of the multi-layer wiring board by the thin film method, high density wiring is possible, so it is possible to easily cope with the increase in the number of pins of semiconductor elements, and it is possible to make compact by high density mounting. Contribute to realization.
【図1】本発明に係るマルチチップモジュールの要部構
成例を示す断面図。FIG. 1 is a sectional view showing a configuration example of a main part of a multi-chip module according to the present invention.
【図2】従来のマルチチップモジュールの要部構成を示
す断面図。FIG. 2 is a cross-sectional view showing a configuration of a main part of a conventional multi-chip module.
1,6……セラミック系グリーンシート多層配線板 1a,6a……導体パッド 1b,6b……信号配線パターン層など 1c,1c′,6c,6c′……入出力パッド 1d,6d,6d′……Agろう 1e,6e……入出力リード 2,7……半導体素子 2a,7a……半導体素子の電極 2b,7b……バンプ 3,6f……シールリングパターン 4,9……金属製キャップ 4a,9a……金属製キャップの開口端縁部 5a,5b……半田 8……ウエルドリング 10……導電性ペースト層 1, 6 …… Ceramic-based green sheet multilayer wiring board 1a, 6a …… Conductor pad 1b, 6b …… Signal wiring pattern layer etc. 1c, 1c ′, 6c, 6c ′ …… Input / output pad 1d, 6d, 6d ′… … Ag solder 1e, 6e …… Input / output lead 2, 7 …… Semiconductor element 2a, 7a …… Semiconductor element electrode 2b, 7b …… Bump 3, 6f …… Seal ring pattern 4, 9 …… Metal cap 4a , 9a …… Opening edge of metal cap 5a, 5b …… Solder 8 …… Weld ring 10 …… Conductive paste layer
Claims (8)
板面上にフェースダウン型に実装された半導体素子と、
前記半導体素子を内封して開口端縁部が多層配線板面に
気密に封着された金属製キャップとを具備するマルチチ
ップモジュールであって、 前記半導体素子は電極面にバンプを有し、このバンプを
多層配線板の導体パッド面に設置された導電性ペースト
層への圧入・固定化で電気的な接続・実装がなされ、か
つ金属製キャップはレーザービーム照射で気密に封着さ
れていることを特徴とするマルチチップモジュール。1. An inorganic multi-layer wiring board, and a semiconductor element mounted face down on the surface of the multi-layer wiring board,
A multi-chip module comprising a metal cap that hermetically seals the semiconductor element and has an opening edge portion hermetically sealed to a multilayer wiring board surface, wherein the semiconductor element has bumps on an electrode surface, The bumps are electrically connected and mounted by press-fitting and fixing to the conductive paste layer installed on the conductor pad surface of the multilayer wiring board, and the metal cap is hermetically sealed by laser beam irradiation. A multi-chip module characterized in that
板面上にフェースダウン型に実装された半導体素子と、
前記半導体素子を内封して開口端縁部が多層配線板面に
気密に封着された金属製キャップとを具備するマルチチ
ップモジュールであって、 前記半導体素子は電極面にバンプを有し、このバンプを
多層配線板の導体パッド面に設置された導電性ペースト
層への圧入・固定化で電気的な接続・実装がなされ、か
つ金属製キャップはシームウエルド法にて気密に封着さ
れていることを特徴とするマルチチップモジュール。2. An inorganic multilayer wiring board, and a semiconductor element mounted face down on the surface of the multilayer wiring board.
A multi-chip module comprising a metal cap that hermetically seals the semiconductor element and has an opening edge portion hermetically sealed to a multilayer wiring board surface, wherein the semiconductor element has bumps on an electrode surface, The bumps are electrically connected and mounted by press-fitting and fixing to the conductive paste layer installed on the conductor pad surface of the multilayer wiring board, and the metal cap is hermetically sealed by the seam weld method. Multi-chip module characterized by
系の多層配線板面の導体パッド面に導電性ペースト層を
設ける工程と、 前記多層配線板の導体パッド面に、電極面上に設けたバ
ンプを位置決め・対応させて半導体素子をフェースダウ
ンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板面のウエルドリング層に、金属製キャッ
プの開口端縁部を位置合わせし、レーザービーム照射に
よって気密に封着する工程とを備えたマルチチップモジ
ュールの製造方法。3. A step of providing a conductive paste layer on a conductor pad surface of a surface of an inorganic type multilayer wiring board having a required weld ring layer, and a bump provided on an electrode surface on the conductor pad surface of the multilayer wiring board. Positioning the semiconductor elements face down so as to correspond to each other; pressing the semiconductor elements against the surface of the multilayer wiring board to press-in and embed the bumps provided on the electrode surface in the conductive paste layer; A step of curing the conductive paste layer in a state of being press-fitted / embedded to electrically and mechanically connect, and aligning the opening edge of the metal cap with the weld ring layer on the surface of the multilayer wiring board, A method of manufacturing a multi-chip module, which comprises a step of hermetically sealing with a laser beam irradiation.
系の多層配線板面の導体パッド面に導電性ペースト層を
設ける工程と、 前記多層配線板の導体パッド面に、電極面上に設けたバ
ンプを位置決め・対応させて半導体素子をフェースダウ
ンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
の開口端縁部を位置合わせし、シームウエルド法で気密
に封着する工程とを備えたマルチチップモジュールの製
造方法。4. A step of providing a conductive paste layer on a conductor pad surface of a surface of an inorganic type multilayer wiring board having a required weld ring layer, and a bump provided on an electrode surface on the conductor pad surface of the multilayer wiring board. Positioning the semiconductor elements face down so as to correspond to each other; pressing the semiconductor elements against the surface of the multilayer wiring board to press-in and embed the bumps provided on the electrode surface in the conductive paste layer; Step of curing the conductive paste layer in a state of being press-fitted / embedded to electrically and mechanically connect, and aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board, and forming a seam. A method of manufacturing a multi-chip module, comprising a step of hermetically sealing by a weld method.
スで、最上層面の所定領域に被接続用導体パッドおよび
ウエルドリング層を備えた無機質系の多層配線板を製造
する工程と、 前記多層配線板の導体パッド面に導電性ペースト層を設
ける工程と、 前記多層配線板の導体パッド面に、電極面上に設けたバ
ンプを位置決め・対応させて半導体素子をフェースダウ
ンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
の開口端縁部を位置合わせし、レーザービーム照射によ
って気密に封着する工程とを備えたマルチチップモジュ
ールの製造方法。5. A step of producing an inorganic multi-layer wiring board having a conductor pad for connection and a weld ring layer in a predetermined region of the uppermost layer by a co-firing or green sheet process, and a conductor pad of the multi-layer wiring board. A step of providing a conductive paste layer on the surface, a step of positioning the semiconductor element face down on the conductor pad surface of the multilayer wiring board by positioning and corresponding bumps provided on the electrode surface, and Step of press-fitting / embedding the bumps provided on the electrode surface on the surface of the wiring board into the conductive paste layer, and curing the conductive paste layer with the bumps being pressed-in / embedded to electrically and mechanically connect And a step of aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board and hermetically sealing by laser beam irradiation. Method of manufacturing a multi-chip module with and.
スで、最上層面の所定領域に被接続用導体パッドおよび
ウエルドリング層を備えた無機質系の多層配線板を製造
する工程と、 前記多層配線板の導体パッド面に導電性ペースト層を設
ける工程と、 前記多層配線板の導体パッド面に、電極面上に設けたバ
ンプを位置決め・対応させて半導体素子をフェースダウ
ンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板のウエルドリング層に、金属製キャップ
の開口端縁部を位置合わせし、シームウエルド法で気密
に封着する工程とを備えたマルチチップモジュールの製
造方法。6. A step of producing an inorganic multi-layer wiring board having a conductor pad for connection and a weld ring layer in a predetermined region of the uppermost layer by a co-firing or green sheet process, and a conductor pad of the multi-layer wiring board. A step of providing a conductive paste layer on the surface, a step of positioning the semiconductor element face down on the conductor pad surface of the multilayer wiring board by positioning and corresponding bumps provided on the electrode surface, and Step of press-fitting / embedding the bumps provided on the electrode surface on the surface of the wiring board into the conductive paste layer, and curing the conductive paste layer with the bumps being pressed-in / embedded to electrically and mechanically connect And a step of aligning the opening edge of the metal cap with the weld ring layer of the multilayer wiring board and hermetically sealing by a seam weld method. Method of manufacturing a multi-chip module.
ンを薄膜配線プロセスで形成するウエルドリング層を備
えた無機質系の多層配線板の製造工程と、 前記多層配線板の導体パッド面に導電性ペースト層を設
ける工程と、 前記多層配線板面の導体パッド面に、電極面上に設けた
バンプを位置決め・対応させて半導体素子をフェースダ
ウンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板面のウエルドリング層に、金属製キャッ
プの開口端縁部を位置合わせし、レーザービーム照射に
よって気密に封着する工程とを備えたマルチチップモジ
ュールの製造方法。7. A manufacturing process of an inorganic multilayer wiring board having a weld ring layer for forming a top layer pattern including a conductor pad for connection by a thin film wiring process, and a conductive pad surface of the multilayer wiring board having conductivity. A step of providing a paste layer; a step of arranging semiconductor elements face down on the conductor pad surface of the multilayer wiring board surface by positioning and corresponding bumps provided on the electrode surface; Pressing and embedding the bumps provided on the electrode surface into the conductive paste layer, and curing the conductive paste layer with the bumps being pressed and embedded to electrically and mechanically connect the bumps. , A multi-wiring layer on the surface of the multi-layer wiring board, aligning an opening edge portion of a metal cap, and hermetically sealing by laser beam irradiation. Method for producing a flop module.
ンを薄膜配線プロセスで形成するウエルドリング層を備
えた無機質系の多層配線板の製造工程と、 前記多層配線板の導体パッド面に導電性ペースト層を設
ける工程と、 前記多層配線板面の導体パッド面に、電極面上に設けた
バンプを位置決め・対応させて半導体素子をフェースダ
ウンに配置する工程と、 前記半導体素子を多層配線板面に押圧して電極面上に設
けたバンプを導電性ペースト層に圧入・埋め込む工程
と、 前記バンプを圧入・埋め込んだ状態で導電性ペースト層
を硬化させて電気的および機械的に接続する工程と、 前記多層配線板面のウエルドリング層に、金属製キャッ
プの開口端縁部を位置合わせし、シームウエルド法によ
って気密に封着する工程とを備えたマルチチップモジュ
ールの製造方法。8. A method of manufacturing an inorganic multilayer wiring board having a weld ring layer for forming a top layer pattern including a conductor pad to be connected by a thin film wiring process, and a conductive pad surface of the multilayer wiring board having conductivity. A step of providing a paste layer; a step of arranging semiconductor elements face down on the conductor pad surface of the multilayer wiring board surface by positioning and corresponding bumps provided on the electrode surface; Pressing and embedding the bumps provided on the electrode surface into the conductive paste layer, and curing the conductive paste layer with the bumps being pressed and embedded to electrically and mechanically connect the bumps. A multi-chip with a step of aligning the opening edge of the metal cap with the weld ring layer on the surface of the multilayer wiring board and hermetically sealing by the seam weld method. Method of manufacturing the module.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22798795A JPH0974148A (en) | 1995-09-05 | 1995-09-05 | Multi-chip module and manufacture |
US08/674,807 US5818699A (en) | 1995-07-05 | 1996-07-03 | Multi-chip module and production method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22798795A JPH0974148A (en) | 1995-09-05 | 1995-09-05 | Multi-chip module and manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0974148A true JPH0974148A (en) | 1997-03-18 |
Family
ID=16869396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22798795A Pending JPH0974148A (en) | 1995-07-05 | 1995-09-05 | Multi-chip module and manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0974148A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227456A (en) * | 2006-02-21 | 2007-09-06 | Mitsubishi Electric Corp | Package for semiconductor device |
-
1995
- 1995-09-05 JP JP22798795A patent/JPH0974148A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227456A (en) * | 2006-02-21 | 2007-09-06 | Mitsubishi Electric Corp | Package for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5949654A (en) | Multi-chip module, an electronic device, and production method thereof | |
US5818699A (en) | Multi-chip module and production method thereof | |
KR0161365B1 (en) | Electronic component and electronic component connecting structure | |
JP2001217341A (en) | Wiring board with lead pin | |
JP2009147210A (en) | Ceramic circuit board and semiconductor light emitting module | |
JP2915888B1 (en) | Wiring board and manufacturing method thereof | |
CN111727502A (en) | High frequency module | |
JP2000106408A (en) | Package for housing electronic component and metallic cover body used for the same | |
JP2534881B2 (en) | Hermetically sealed circuit device | |
JPH0974148A (en) | Multi-chip module and manufacture | |
JPH09148720A (en) | Manufacture of multi-chip module | |
JP2003007892A (en) | Wiring substrate | |
JP4013339B2 (en) | Manufacturing method of electronic component having bump | |
JP2006332599A (en) | Electronic device | |
JPH0922980A (en) | Multichip module and its manufacture | |
US20090071700A1 (en) | Wiring board with columnar conductor and method of making same | |
JPH08148647A (en) | Semiconductor device | |
JP3280835B2 (en) | Manufacturing method of multi-chip module | |
JPH09148522A (en) | Multi-chip module and manufacturing method therefor | |
JP2003133449A (en) | Seal ring having brazing material and manufacturing method of package for accommodating electronic component using the seal ring | |
JPH10139559A (en) | Glass-ceramic substrate and its manufacture | |
JPH11168171A (en) | Hybrid integrated circuit device and manufacture thereof | |
JP2748180B2 (en) | Manufacturing method of integrated circuit package | |
JP3780503B2 (en) | Wiring board | |
JP2002170895A (en) | Package for housing electronic component and method for sealing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A02 |