JPS60150135A - ２進フオ−マツト数を１０進フオ−マツト数に変換する方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、データ処理システムに関し、特にラフ１−ウ
］ニアの１０進命令の実行を行なうデータ処］！Ｉ！シ
ステムに関Ｊる。

数値データを表わす最近のデータ処理システム内に採用
される方法には主として２つの異なる方法がある。

最上位ビットが２進数１である時２１５至Ｏ東を表わＪ
ように、１つのワード内の各ビットがある累乗まで高め
られた２の加重を施される２進フＡ−マットにおいては
、次に上位のビットは２進数１である時２の１乗を表わ
す、等と表坦することができる。２進フＡ−マツ１〜に
おける負の数は、この数の初めま／ｊは終りにＪ３ける
符号ビットにより、あるいはこの数に対りる２の補数を
めることににり表示゛りることができる。

数を表わす他の方法は、これらの数をある形式の１０進
フＡ−マットにおいて表ねりことぐある。

広く使用されるこの１０進フＡ−マットは、４つ以上の
ピッＩ〜にＪ：り表わされる各１ｏ進桁を持たせ、これ
らビットはＯ乃至９の１０進数の値を表わり−ように２
進１１号化される。１０進フＡ−マツＩ〜にお（）る数
の表示は２つの短所を右りる。第１に、数が大きくなる
に伴って、２進フＡ−マットにおけるよりも１０進フＡ
−マツ１〜においｃｌつの数を表わづためにより多くの
ビットが必要となる。第２に、１０進演紳の実施は更に
複雑となり、また一般に２進演算よりも赴くなるが、こ
れｔよ２進数問には存在しない１０進数におりる境界の
不連続が存在°りるためである。

データ処理システムにおける１０数演紳の実施のための
多くの手法が従来技術において公知である。いくつかの
手法については、参考のため本文に引用される１９６２
イ［のＭＣＱｒａｗ　−Ｈｉｌ１社光ｎ０ｙ　Ｃｈｕ茗
１）゛イジタル・二１ンビコータの設６１塁礎」なる文
献におい（記載されている。これらの手法は、一般に、
個々の゛１０進数が１０進演静の実施に際しである時点
にａ３いて一時に１桁ヂつ処理されることを必要とりる
。

従って、１０進演剪の速度を早めるために必要なものは
、１つのデータ処理システム内においで個々の１０進数
を有効に処理覆る方法、およびどんな演算におい（も処
理されねばならない桁数を少なくする方法である。

上記の目的は、データ処理システムのマイクロプロセッ
サにおいてこのマイクロブｏ　ｔッサの順序イ１りを可
能にする制御領域を提供−りることにより、本発明の１
つの演算モードによる一実施態様にＪこつで達成される
。この制御領域は、その時の演算ルーチンの戻りアドレ
スを格納することを可能にするマイクロ指令を介してザ
ブルーチンに分岐づるマイクロ命令を提供する。このマ
イクロ命令はまた、前に格納された戻りアドレスがルベ
ルだり干けられるようにブツシュ・ダウ１ン・スタック
を可能にする。制御領域は更に、最優先順位の禁止され
ない継続中の割込みに対応りるベク［・ル化された割込
みアドレスの生成を行なう。これらのベクトル化された
割込みアドレスがイの時のマイクロ命令により生成され
たアドレスの代りに次のアドレス・レジスタに与えられ
、その時のマイクロ命令により１成されたアドレスが割
込みの発生と同時にルベルだけブツシュ・ダウン・スタ
ックに対してブツシュされる。１つのリスルーチンまた
は１つの割込みザービス・ルーチンの完了ど同時に、こ
の制御領域は、この制御領域にお１）る次のアドレス・
レジスタに対して与えられるブツシュ・ダウン・スタッ
クの最上部に保有される戻りアドレスをマトリックスが
選択づることを可能にするだめのアドレス・フィールド
を提供する。前記ブツシュ・ダウン・スタックのこのよ
うなポツピングはまた、前に格納された戻りアドレスを
ルベルずつ上げる。１ノーブルーヂンまたは割込み勺−
ビス・ルーチンから戻る時割込みが生じるならばブツシ
ュ・ダウン・スタックがポツプまたはプツシ１のいずれ
も行なわれず、また実行されるべき次のマイクロ命令の
アドレスとしてベクトル化アドレスが次のアドレス・レ
ジスタに対して与えられるような手段もまた設けられる
。望ましい実ＩＭ態様においては、ブツシュ・ダウン・
スタックはりブルーチンを用いて構成される。

本発明の方法が実施反れる方法、本発明の装置が構成さ
れる方法、およびその操作モードについては、図面ど共
に以下の詳細な記述に禰Ｕば最もに＜理解Ｊることがで
きよう。図面においては、いくつかの図におりる類似の
要素は同じ照１合番号′Ｃ識別される。。

図面に示される実ｔＮｔｊｆＡ様の構築は、１つの与え
られた回路構成によるらのである。しかし、本発明の実
施において本発明を色々なタイプのデータ・プロセッサ
ーに適用りるため他のロジック構成も使用することがで
きることが判るであろう。従って、図面に示された特定
の構成に限定されるべぎものではない。

［データ処理システムの概要１ 先ず図面において、第１図は本発明が適用可能なデータ
処理システム仝体を示している。特に、第１図は、主記
憶装置のザブシステム１０．中央処理装ｆｉ’ｊ　（Ｃ
ＰＵ’＞２０Ｊ３よ（ｆ人出］Ｊ（Ｉｌｏ）装置４０を
示１゜主起１ｌｉｌ装置のりブシスアム１゜は、３つの
金属酸花膜半導体モジコール１２゜１４．１６からなる
。この３つのモジュールは一１中央処理装置２ｏと入出
力装置４ｏに対し主バス２６を介してインターフェース
される。主バス２６は、全ての記憶モジコールと入出力
装置に対するアクレスおよびこれらの制御を行なう能力
を提供覆る。　パ 中央処理装置２０は、固定長ａ３よび可変長のフィール
ドに関して作動′りるワード指向型ン７１〜ウェア命令
を実行Ｊる。中央処理装置にお【ノる情報の基本単位は
、２っ゛の８ビツト・バイトからなる１６ビツトのワー
ドである。１つの１６ヒツ］〜・ワードはまた、４つの
４ビツトの小部分に分割りることができる（ｔＪＩ６図
参照）。これらの情報のワードは、基本命令（命令）Ａ
−マツ１〜の１つの事例につい（はＩ！７図参照）、ま
たｔよ固定また（、１浮動小数点の２進Ａベランド（デ
ータ）に対して１つ、２゛つまたはイれ以上のグループ
で使用される。これらのワードはまた、商業計篩命令に
対する１つ以」二のワードのグループぐも１重用される
（第８　Ｇ−１図乃至第８Ｃ−３図参照）。１０進Ａペ
ランドまたは英数字Ａペランドどしてｌ変長フ、ｆ−ル
ドにＪ３いてパイ１〜もまた使用される。

ＣＰ　Ｕ　２０　ＧＪ　、マイクロ操作【二１セツ１ノ
ー（ＩＶＩ　Ｐ　Ｌｌ　）３０、モニター・ロジック２
２、読出し専用記憶装置（ＲＯ３）２／ＩＪｊよび商業
ｔ１停命令ロジック（ＣＩＬ）２８からなっ−Ｃいる。

マイクロブロセツ４ノ３０は、望ましい実施態様におい
ではＲＯ８２４に保有される４８ピツ１〜の外部のマイ
ク［１命令ワードににつく駆動される演紳、論理および
制御の諸操作が可能なＮＭＯ８の１６ビツ１−・チップ
ひある。Ｍ　ｌ）　Ｕ　３０の設ａ１は、固定Ｊ３よび
浮動小数点の２進データについて作動ＪるＣ　ｌ）　ｔ
Ｊ　２０の基本的なソフトウェア命令のレバー［・りの
実行をＯＪ能にりる。商業３１ｎ命令１」シック（Ｃ１
１−）２８は、Ｆ＜　ＯＳ　２４に保有される５）６ビ
ツト・の外部のマイク１」命令ワードのビット０へ・／
１７の制御下でＭＰＵ３０によって１０進おＪ、ひ英数
字データについ゛Ｃ演樟りるＣ　Ｐ　Ｕ　２０の商業、
；ｌｃ１ソノ１−ウェア命令のレパートりの実（ｉをｉ
１１能にりるｌこめＭ　Ｐ　ｔＪ　３０ど関連して使用
される。以下にＪ５いて判る通り、１よ０３２４は、Ｃ
Ｐ　Ｕ　２０の阜木的’＜Ｔンフトウエア命令を実行り
るため使用される２Ｋ（ＩＫ−１０２４）の／１８ピッ
１〜のマイクロ命令ワードを含み、Ｒ，０’Ｓ　２　／
Ｉはまた、Ｍ「〕（）Ｃ３を制御りるビットＯ〜４７お
よびＣｒＬ２８を制御りるピッし・４８〜５５ににっで
ＣＰ　Ｕ　２０の商業Ｂ１算ソフトウェア命令を実行す
るため使用される２にの５６ビツ１へのマイクロ命令ワ
ードを保イ１りる。

Ｅマイクロブロレッナの概要」 マイクロプロセツサ３０は、一体向なシステム設語を容
易にＪるため入出力（Ｉｌｏ）および記憶操作を直接制
御するように構成されでいる。

ＭｒＪＪ３０の設を口、１．４８マイク１−１命令ワー
ド当り１２までの同時のマイクロ操作を可能にする真に
水平方向のマイクロブＬ」グラミングを行なう４８ビッ
トの外部のマイクロ命令ワードの使用にＪ、っ（史に人
きな制御Ｊ３　Ｊ、び統合を可能にり゛る。

このＭ　Ｉ）　Ｕ　３０の３．Ｑ　ｉｆはまた、マイク
ロブ［１グラム・ルーｆ−ンに刻りるベクトルを生成り
る８つの外部のハードウェア割込みと共に、ツアームラ
１ア制御下で取扱われる５つの外部のソフトウェアの割
込みを可能にする。更に、Ｍ　ｔ）　Ｕ　３０は、７ノ
７−ムウエア内で複雑な分岐操作を行なうことをＷ［容
りるマイクロブロセッ１すの制御領域３６内のロジック
による複雑なう゛スト・分岐および主分岐操作により検
出され制御されるモニター・ロジック２２において形成
された１０の外部モニター・ピッ１〜を提供する。これ
ら１０の外部モニター・ピッ１への内の４つは、ＭＰＵ
３０とＣＩＬ２８が一緒に使用されてＣＰＵ２０の商業
針幹ソフトウェア命令を実行覆る時、Ｍ　Ｉ）　Ｕ　３
０のテスト分岐および主分岐操作を制ｍ’ｖｉるように
Ｃ１１２８ににっで設定される。

マイクロブ１］ｔ？ツナ３０は、第１図に示されるよう
に５つの主な内部ハードウェアの論理領域からなる。こ
の５つの主な論理領域とは、演０論理装胃（ＡＬＵ）と
記憶管理装置（Ｍ　Ｍ　Ｕ　３４　）を含むデータ操作
領域３２と、制御領域３６と、ブロセッリ“・バス３７
ど、内部バス３８である。

バス３７は、２ｏのアドレス／データ回線、１つのメモ
リー・アドレスの違法回線おにび３つの汎用制御回線か
らなっ−（いる。バス３７は主バス２６に接続され、ま
た主記憶装置１ｏおよび入出力装置４０に対するアドレ
スを提供し、かつ主記憶装置１０およσ入出カ装置４ｏ
に関しくデータの送受を行なう。

内部バス３８は、マイクロプロセツサ・チップの他の４
つの領域間の情報の通信のための主要経路である。４８
ビツトのマイクロ命令ワード内での１１のマイクロ操作
の制御下で内部バス３８に対Ｊる１２の情報ソースが存
在する。ＡＬＵは、もし１１の規定されたマイクロ操作
が一切用いられなりれば、内部バス３８に対しく一違法
ソースぐある。

γ−タ操作領域３２は、データに関するｎ術おＪ、び論
理演算を行ない、記憶アドレス生成を行なう。

Ｍ　ｌ）　Ｕ　３０の制御領域３６は、３つの領域、即
ち制御に対りる入カラッヂ、デスト可能なレジスタおよ
び次のアドレスの生成に論理的に分割される。

Ｍ　Ｉ）　ＬＪ　３０のＭＭＵ３４は、主として、１つ
のレジスタ・ファイル、Ｕ底の再配置のための１つの１
２ピッ１−・アドレス、メモリー・セグメントの大きさ
を検査するだめの１つの９ビツトのコンパレータ、ある
与えられたセグメントに対するアクセス権の評価を行な
うためのいくつかの２ビツトのリング・］コンパレータ
および潜在的なメモリーの違法を表示するための記憶用
フリップフロップからなる。ＣＰＵが生成づる記憶アド
レス・サイクルの間、ＭＭＵ３４は１つのセグメント番
号、１つのブロック番号、および更に主バス２６を介し
て主記憶装置１０に対しＣ送出されるバス３７上に置か
れる１つの物理的アドレスにス・１して内部バス３８に
よって与えられる１つのＡフヒット値を含むソフトウェ
アの論理アドレスの翻訳を行なう。

これまでの記述から判るように、ＣＰＬＪ２０はその命
令が主記憶装置１０から取出されるソフトウェア・プロ
グラムを実行し、これもまた主起憶装＠１０に含まれる
データに１１１する粋術演粋および論理演算を行なう。

ＣＰＵ２０により実行されるソフトウェア・プログラム
はソフトウェア・ビジプルである汎用および基底アドレ
ス・レジスタを操作°づる能力を右し、その時のソフト
ウェア命令が１つのプログラム・カウンタにより指示さ
れる。ＣＰＵ２０により実行されつつあるソフトウェア
に対しビジプルであるこれらの汎用レジスタ、基底アド
レス・レジスタおよびプログラム・カウンタは、ＭＰＵ
３０のデータ操作領域３２内に物−理的に保有される。

第１図のＣＰＵ２０の詳細な操作は、ＲＯ８２４に格納
されたマイクロ命令の制御下でＭＰＵ３０によっ′〔制
御される。ＲＯＳ　２４にＪ３りる各場所は、１つのマ
イクロプロセッサーの機械サイクルを制御層るものと解
釈り−る。ことができる。

ＲＯ３２４の各場所が読出される時、内容は制御領域３
６ににって復号される結果、Ｍ　Ｐ　Ｕ　３０内のある
特定の演算を生じることになる。ＲＯ３の場所を分類す
ることにより、ＣＰ　ｔＪ　２０と関連するある特定の
演算またはソフトウェア命令を行なうことができるマイ
ク１］命令のシーケンスが得られる。ソフト１クエア命
令の命令コード・フィールド内のい≦つかのビットを用
いて、ＲＯ３２４内に保有されるマイクロ命令ルーチン
の始動アドレスを決定づる。ＭＰＵ３０ににる行なわれ
るソフトウェア命令の復号によりレットまたはリセット
されるいくつかの７リツプフロツブのテストは、必要に
応じ°ＣマイクロプロセッザがＲＯ８２４内の更に特定
のマイクロ命令シーケンスに分岐Ｊることを許容する。

商業露１粋ソフトウェア命令と遭遇する時、ビットＯ〜
４７を用いてマイクロプロセッサ３０の動作を制御しま
たビット４８〜５５を用いてＣ１１２８の動作を制御す
るよ、うに、Ｍ　Ｐ　Ｕ　３０は５６ビツトのマイクロ
命令ワードを含むＲＯＳ　２４の該当部分へ分岐Ｊる。

ＣＩＬ２８については、以下においで第２図ど関連して
更に詳細に記述する。

主バス２６に対して接続されているのは入出力装置４０
である。入出力制御装置４２は、周辺装置４４から主バ
ス２６を介し−（主記憶装置１０に至るデータ経路を完
成りる人出）ｊ装置４０の該当部分である。Ｉ１０制御
装置４２は、その結果行なわれるデータ転送に加えて周
辺の指令が開始される経路を提供づる。

ＭＰＵ３０は、１６ビツ１〜または３２ビツトのオペラ
ンドの一方についての色々なシフト学外（即ち、開閉、
粋術／論理演算、左右の操作）を行なう能力を右Ｊる。

［マイクロプロセッサの制御領域］ ＲＯ８２４は、読出し専用メモリー（ＲＯＭ）、または
ランダム・アクセス・メモリー（ＲＡＭ）、まｌこはマ
イク１」命令を保持りることができる他のどんな形態の
記憶装置でしよい。ＲＯＳ　２４は、Ｍ　Ｉ）　Ｕ　３
０およびＣＩＬ２８により使用されて中央処理装置の動
伯を制御し、更にＣＩ）　Ｕ　２０のソフ１〜つ」−ア
命令を実行りるマイクロ命令（即ち、（よ制御ソード）
を合んＣいる。マイク［］ブブロツクの各）幾械すイク
ル毎に、ＲＯ８２Ｉ！Ｉから１つの制御ワードが取出さ
れる。

ＲＯＳ　２４は、読出し専用記憶装置２４から取出され
たマイクロ命令ワードのピッｌ−０−／１．７を受取る
ｒ＜　ＯＳ　ｊ゛−タ・レジスタに対し−（接続される
。各マイクに１命令は、１つのアドレス部分と１つの指
令部分を含ｌυでいる。このマイクロ命令ワードにおり
るアドレス部分は、〜Ｉ　Ｐ　Ｕ　３０により実行され
る次のマイクロ命令となる読出し専用記憶装置２４から
読出されるべき次の場所のアドレスを識別づる。このマ
イクロ命令の指令部分は、その時のマイクロ命令の実行
中、Ｍ　Ｉ）　ｔＪ　３０とＣＩＬ２８により行なわれ
る開操作を識別する。

マイクロ命令ワードのアドレス部分は、予め定めｌ〔ビ
ット・数に保有づることかぐさ、例えば望ましい実施例
にＪ３いては、これはマイク［ｊ命令ワードのピッｌ−
０乃至１２に保１−４−される（第３図参照）。マイク
ロ命令の指令部分・しまた予め定めたピッ１〜数に保有
され、例えば本例にａ３い（【よ、ＭＰＵ３０の動作を
制御りるピッ１〜１３乃〒４７およびビット３５乃至４
７と共にＣＩ　１２８の動作を制御Ｊるビット４８乃至
５５（存在する揚台）に保有される（第３図参照）。こ
の指令部分ｔま更に、マイクロ命令の１ノブ指令からな
る多くのフィールドに分割づることができる。

第３図は、望ましい実施態様のＭＰＵ３０のマイクロ命
令ワード・フィールドを示し−（゛いる。このマイクロ
命令ワードは５６ビツト（ビットＯ〜５５）からなって
いる。Ｍ　ＰＵ　３０を制御するビット０〜４７につい
てはここで論述づるが、商業目算命令２８を制御りるピ
ッｌ〜４８〜５５については第２図に関連して後で論述
する。ビットＯ乃至１２はＲＯ３のアドレス・フィール
ドとして使用され、ビット１３乃至１７は１つのレジス
タ・ファイルにおりるレジスタの選択に用いられ、ピッ
Ｉ・１８乃至２２は△ＬＵの算術／論理演篩およびその
ボー１〜に対重る人力の制御に用いられ、ピッ１〜２３
乃至２５はバスの制御に用いられ、ピッｔ−２６乃至３
０はレジスタの修正フィールドどしく用いられ、ビット
３１乃至３３はメ七り−の管理装置の制御どして用いら
れ、ピッ］〜３４はあるハードウエア割込みの発生を禁
止づるため用いられ、ピッ１〜３５乃至４７はある特殊
な制御フィールドとしく用いられる。

この特殊な制御フィールド（ＲＤＤＴピッ１〜３５乃至
４７）は、マイク［１命令ワードにおりる他のフィール
ドのあるものの修正ならびに補足のため用いられる。こ
の特殊制御フィールドは、ある１つのマイクロザイクル
の間３つまでの同時のマイクロ指令を提供する。この特
殊制御フィールドは、第３図に示されるＪ：うに４つの
ナブフィールド（Δ乃至Ｄ）に分割され、このナブフィ
ールドのあるものの解釈は他のリーブフィールドの内容
に依存覆る。− マイクロ命令の４８ビット【ま、マイクロ命令の実行の
開始時にＪ３いてｒ＜　ｏ　ｓのデータ・レジスタに対
しロードされる。これら４８ビツトは信号ＲＤ［）Ｔ　
００乃至Ｒ１）ＤＴ　４７と呼ばれる。

このＲＯＳのアドレス・フィールドは１３ビツト（ＲＬ
）　Ｄ　Ｔ’　ＯＯ乃至ＲＤ　ｌ）　１−　１２　＞を
含み、あるマイクロプログラムのシーケンスにおいＣ次
のフッ７−ムラエアのステップのアドレスを生成するた
め用いられる。

［商業針幹命令ロジックの概要」 次に、第１図のＣ１１２８を史に、；Ｔ細に示づ第２図
について述べる。第２図はまたＭ　ｌ）　Ｕ　３０　。

ＲＯＳ　２　＝１およびモニター・ロジック２２ム示し
ている。

第２図においては、ブロックの右肩部に隣る番号はブロ
ックにより示されるレジスタに含まれる情報のビット数
を表わし、信号回線の次の括弧は信号経路に沿って送出
される並列信＞、３の数を表わす。

ＣＩＬ２８はＭ　ｌ）　Ｕ　３０と関連して用いられて
、１０進データに関する１０進演粋および英数字データ
・ストリングに関する＆ｌ集操作を行なうＣｌ）　Ｕ　
２０の商業計ロソ７１〜ウェア命令を実施づる。ＣＩ　
Ｌ’２　Ｂは主として、全でＣＩＬの制御領域１０００
制御下で作動づるランダム・アクセス・メモリー（ＲＡ
Ｍ）１８１、ＲＡＭ２９６および１０進加減ＰＲＯＭ　
（ＤΔＬＵ）８４からなる。以下において更に詳細に記
述するように、ＯＩＬの制御領域１００はＣＩＬ２８を
制御りるマイク「Ｊ命令ワード内のピッ１−を復号する
ために使用される。特に、ＣＩＬの制御領域は、第３図
に特殊制御フィールドとしで示されたマイクロ命令ワー
ドのビット３５乃至４７を受取るが、これｔ）ま／ｅ　
Ｍ　Ｐ　Ｕ　３０の作動を制御するため用いられ、また
更にＣＩ　１．２８の制御専用であるビット４８乃至５
５を受取る。商業３１算命令ロジツクと関連覆るこれら
マイクロ命令ビットの復号は、種々のレジスタ、ゲー１
−およびマトリックスの付勢、消勢および選択を制御づ
るためＣＩＬ２８全体に分配される制御信号を生じるＣ
　Ｉ　Ｌ制御領域１００によって行なわれる。

データは、マイクロプロセッサ３０とＣ１１２８の間で
、ＭＰＵ３０のバス３７をトランシーバ（ＸＣＶＲ）９
７に対し接続する１６ビツト幅のデータ経路十を送られ
る。Ｘ　ＣＶ　Ｒ９７の出力は、これもまた１６ビツト
幅であるデータ・イン・レジスタ９８に対してラッチす
ることがＣきる。

第２図で判るように、Ｘ　ＣＶ　Ｒ９７はバス３７の出
力からデータ・イン・レジスタ９８をロード１゛るのみ
でなく、ＸＣＶＲ９７からバス３７に対しでＲＡＭ２の
データ・レジスタ８８の出力を送出するため使用するこ
ともできる。１６ビツト幅であるＲＡＭ２のデータφレ
ジスタ８８の出力からのこのデータ経路は、Ｘ　ＣＶ　
Ｒ９７に接続される点を除いて、これもまたデータ・イ
ン・レジスタ９８に対して使用することができ、これに
よりＲＡＭ２　９６の出力をＲＡＭ１８１にロードしあ
るいは逆にＲＡＭ２　９６にコードするための手段を提
供することができる。ＣＩＬ２８が商業ｉｆｌ　ｔ’Ｊ
ソフトウェア命令を実施するため使用される時、オペラ
ンド１は通常ＲＡＭ１　８１に格納され、またオペラン
ド２はＲＡ　Ｍ　２　９６に格納され、この操作の出力
は再びＲＡＭ２　９６に格納される。

以上述べたように、ＣＩＬ２８の演粋論理装置機能はＤ
ＡＬＵ８４ににって行なわれる。ＤＡＬｔＪ８４は、そ
の４つの人力（２つの４ビツト・オペランド、繰入れの
１ビツト・、およびこれが加算か減算かを示ｇ−１ビッ
トの標識）を用いることににり結果を生じで、取出しを
行なうため用いられる１つの１０ビツトのアドレスと、
加算または減算の１つの４ピツ［・の演ｎ結果ど４゛っ
の標識〈繰出しの１ピツ１〜、オペランドの１つが違法
な値ぐあるかどうかを示り１ピッ１−１演粋結果が零に
等しいかを示１１ビット、おＪ：び結果が９と等しいか
を示り１ビツト・）を含む８ビツトのデータ、ワードを
形成覆る。ＤＡＬＵ８４の符号化については表１に示さ
れ−（いる。

表１は、１０ビツトの７−１）７の符、９４Ｉ／（１１
宕辻を示している。５１２の値を右づる１０ビツトのア
ドレスにおける最上位ビットは、行なわれつつある演算
が月評であるかあるいは減算ぐあるかについての標識と
して使用される。このため、アドレス・ビット５１２が
２進数零と等しい時は減幹が行なわれ、また２進数１に
等しい時は加算が行なわれる０２５６の値を予め右づる
次のアドレス・ビットは、前の１０進数からの繰入れが
演ｎ結果の針幹におい−（使用されるべきかどうかを示
まため用いられ、２進数零の詩仙の数が繰出しを生じな
かったことを示し、２進数１の時は前の数が繰出しを行
なわなかったことを示す゛。１２８゜６４．３２および
１６の値を有する次の４つのアドレス・ビットは、ＤＡ
ＬＵ８４の８ポートにおＩプるオペランド２の４つのビ
ットを表わＪため使用され、８．４．２および１の値を
有する最後の４ビツトはＤＡＬＵ８４のＡボートにお番
〕るオペランド１の値を示すため用いられる。１０ビツ
ト・アドレスによりアドレス指定される時ＰＲＯＭ１か
ら受取られた８ビツトのデータ・ワードは符シ〕化され
、表１に示されるにうな結果となる。この）−タ・ワー
ドの４つの下位ビット（ビット３乃争Ｑ　）　Ｌ；Ｌ、
加粋または減棹の４ビツト・の１０進演わ結果を保有り
る。γ−タ・ワードの他の４ビツトは、１〕ΔＬ　ｔＪ
　８４ににり出力される４つの標識を含Ｉυでいる。

ごの４ビツトの標識は、データ・ワードのビット７（表
１においＵ　ｒｃＲＯＪで示される）が、２進数零の時
は繰出しが行なわないこと、また２進数１の時は繰出し
が行なわれたことを表示りるように符号化される。ビッ
ト６（表１において１’　Ｉ　Ｌ　Ｌ　Ｊで示される）
は、２進数零の時オペランド１とオペランド２の両方が
適正な１０進数値であること、また２進数１の時はオペ
ランド１またはオペランド２の一方ま／＝は他方が違法
の１０進数偵（即ち、Ａ乃至Ｆの１６進数値）を含むこ
とを示し、ビット５（表１ではｒＥＯＪで示される）は
、２進数１の時演算結果が零に等しいこと、また２進数
零の時は演算結果が零に等しくないことを示し、ビット
４（表１においＵ　ｒｌＥ９Ｊで示される）は、２進数
１の時演ｎ結果が９に等しいこと、また２進数零の時は
演算結果が９に等しくないことを承り。第２図に示され
るように、４つの標識ピッ］〜は標識８５によつ−Ｃ保
持され、またモニター・マルヂプレク＋Ｊ８０に対りる
入力でもあり、繰出しピッ１−は繰入れピッ１〜として
ＤＡＬＵ８４に対し入力される。この１ピツ１〜の１０
進演算結果は、結果／ゾーンのマルチプレクサ９１に対
する１つの入力となる。

表　１ ５１２２５（ｉ１２１１６４３２１６８’ｌ　２１３２
１０７６５４標識 ７１１ＩＣ７２’ａＧ　オペランド２　Ａペラノド１１
０進演算結里鯛す旦串Ｕ晃００　０　０　０　００１０ ０００　１　９１００１ ００　０　２−９　８−１　１０００ ００　０　八−Ｆ　Ａ−干　０１００ ００　１　０　１　００００ ０　０　１　１　０　００１０ ００　１　２　９　１００１ ００１　３−９　１３−２　１０００ ００　１　△−干　Δ−ＦＯ１００ ００２０−１２−１００００ ００２２０００１０ ０（）　２　３　９　１００１ ００　２　４−９　８−３　１０００ ００　２　△−Ｆ　Ａ−Ｆ　Ｏ１００ ００３０−２３−１００００ ００３３０００１０ ００３４９１００１ ００３５−９８−４１０００ ００３Δ佳　△−Ｆ　０１００ ００　４　０−３　４−１　００００ １０７’ｌ’レス・じツ１〜　８１−タ・じツト５１２
　２！ｉ６　１２８６４３２１６　８　４　２　１　３
　２　１　０　７　６　５　４標識 如ｔ’ｉｔ　２烟Ａペランド２　オペランド１　１０進
Ｊｑ　（ｉＪｉｉ’ｉ　果ＣＲＯｌｌ−ｌ−［０［９０
０４４０００１０ ０（）　／Ｉ　５　９　１００１ ００　４　６−９　８−５　１０００ ００　／１．　Ａ−ＦＡ−Ｆ　０１０００　０　５　０
−４　５−１　００００００　５　５　Ｑ　００１０ ００５　６　９　１００１ ０　０　５　７−９　８−Ｇ　１０００００　５　△−
Ｆ　Ａ−Ｆ　０１００ ０　０　６　０−５　Ｇ−１００００ ００（３６０００１０ ００６７９１００１ ００６８−９８−７１０００ ００６Ａ−Ｆ　ＡＦ　０１００ ００　７　０−６　７−１　００００ ００　７　７　０　００１０ ００　７　８　９　１００１ ００　７　９　８　１０００ ００　７　Ａ−Ｆ　Ａ−１１：　Ｏ’１００００　８　
０−７　８−１　００００ ００　８　８　０　００１０ ００　８　９　９　１００１ １０アドレス・ピッ１〜　８γ−タ・ピットラｉ＋２　
２！１Ｇ１２８（ｉ４３２１６８４　２　１　３　２　
１　０７６５４標　識 姐丘−晒々遊β下ｌオ不ランド１１０進演算結果Ｃｌｌ
０　Ｉｌ、Ｌ　［ＯＥ９００　８　Ａ−Ｆ　Ａ−千　０
１００ ００９　０　９０００１ ００　９　１−８　８−１　００００ ００　９　９　０　００１０ ００　９　Ａ−Ｉ　Ａ＝−Ｆ　０１００００　Ａ　Ｏ−
９Ａ　０１００ ００、Ａ　Ａ　△　０１１０ ００　Δ　Ｂ−Ｆ　Δ　０１００ ０’ＯＢ、　Ｏ−Ａ　１３　０１００ ００　８　Ｂ　１３’　０１１０ ００　８　Ｃ−Ｆ　Ｂ　０１００ ０　０　Ｇ　Ｏ−Ｂ　Ｇ　Ｏ’１００ ００　Ｃ’　Ｃ”　Ｃ０１１０ ００ＣＤ−Ｆ　Ｃ０１００ ００１）　Ｏ−ＣＵ′）　０１００ ００　Ｄ　Ｄ　Ｄ　０１１９ ００　１）　Ｅ−１：’　ｌ）　０１００００　Ｅ、　
０−Ｄ　Ｅ　０１００ ００　Ｅ　Ｅ　［０１１０ （）　ＯＦ　Ｆ　［０１００ ００ＦＯ−千　Ｆ　０１００ ０　０　Ｆ　［［二　０１１０ −　１０）下レス・ピッｌ−８”乙二予１．−Ｌ’ｆｆ
ｌ二一一一５７２　２５６　１２８６４３２１６　８　
４　２　１　３　２　１　０　７　６　５　４標識 姐膣フ謬　オペランド２　オペランド１　μｓΔ計灸待
男ＣＩｔＯ１１，Ｌ哄」１０１　０　０　９　１００１ ０１　０　１、−８　８．−１　１００００１　０　９
　０　１０１０ ０　１　０　Δ−Ｆ　Ａ−ＦＯｌｏｏ ｏｌｌ　０　０００１０ ０１　１　１　９　１００１ ０１　１　２−９　８−．１　１００００　１　１　Δ
−Ｆ　Ａ−Ｆ　０１０００１　２　０　１　００００ ０１　２　１　０　００１０ ０１２　２　９１００１ ０１　２　３−９　８−２　１０００ ０１　２　Ａ−Ｆ　Ａ−Ｆ　０１００ ０　１　３　０−１　２．−１　０００００１　３　２
　０　００１０ ０１　３　４−９　８−．３　１００００１　３　Ａ、
Ｆ　Ａ−Ｆ　０１００ ０１　４、　Ｏ−２３−１００００ ０１、、、４３０００１０ ０１４４９１００１ ０１４５−９８−４１０００ ０１４Ａ−Ｆ　Ａ−ＦＯｌｏｏ −−−１ｊ−０１十づる４＝−ピッＩ−ＥＥｉ：づｔ−
、ｅｙ」Σ−−−！ｄ２　２！ｉＧ　１２８６４３２１
（ｉ　８　．４　２　１　．３　２　１　’０　７　６
　５　４標識 ＪＪＩｊル９、ｇ９ｑ不ヘソＬ２　ｆｉ不う２上ユ１０
進演粋枯ｌ輿Ｕ川胆９度０　１　５　０−３　４−１　
００００（）　′１　ミ）　４　０　０　０　１　００
１　５　Ｆ〕９　１００１ ０　１　！′ｉ　６−９　８−５　１００’００１　５
　Δ〜［△−干　０１００ ０　’１　６　０−４　Ｅｉ−１−０，００００１６５
０００１０ ０１６６９１００１ ０１６７−９８−６１０００ ０１６Ａ＝［Δ−＋：ｏｉｏ。

０　１　７　０−５　６−１００００ ０　１　７　６　０　００１０ ０１　７　７　９　１００１ ０１　７　８−９　８−７　１０００ ０１　７　Ａ−Ｆ　Ａ−Ｆ　０１００ ０１　８　０−６　７−１００００ ０１　８　７　０　００１０ ０１８　８　９１００１ ０１８　９　８１０００ ０１　８　△−Ｆ　Ａ−Ｆ　０１００ ０１　９　０−７　８−１　００００ ０１９　８　０００１０ １０アドレス・ビット　−−’８ｉ〒２１−くクト５１
２　２５（ｉ１２８６４３２１（ｉ８　４　２　１　３
　２’１　０　７　６’５　４増票　識 旭悼」博　オペランド２　オペランド１　捗艶肌膣μ哩
ＣＲＯＩｌ、Ｌ　［０１’１９０　１　９　９　９　１
　′００１ ０　１　９　Δ−「　△−Ｆ　Ｏ”１０００１’Ａ　Ｏ
−９八　０１００ ０　１　Δ　Δ　△　０　１　１’　００１ＡＢ−Ｆ　
Δ　０１０′０ ０　１　Ｂ　〇−Ａ　８　０１００ ０１　３　Ｂ”　Ｏ’１１０ Ｏ’ｌ　Ｂ　Ｃ−Ｆ　［３０１０’０ ０　１　ＣＯ−Ｂ　ＣＯ１００ ０１Ｃ’　Ｃ’　Ｇ　Ｏ’１１０ ０１　Ｃ＋）−Ｆ　ＣＯ’１００ ０　１　’　Ｄ　Ｏ−ＣＤ　０１００ ０　１　Ｄ　Ｄ　Ｄ　Ｏ１１０ ０１Ｄ　Ｅ−Ｆ　Ｄ　Ｏ１０’０ ０１　Ｅ　Ｏ−Ｄ’　［０１００ ０’１’ＬＥ　Ｅ　Ｆ　０１１０ ０１　Ｅ　Ｆ　Ｉヨ　０１００ ０１　Ｆ　Ｏ−Ｅ　Ｆ　０１００ ０　１　Ｆ　Ｆ　「　０１１０ １００’　０　０００１０ １０　０　１−９　１−９　００００ １００Ａ−Ｆ　Ａ−Ｆ　０１００ 標　識 １０１　９　０１０１０ ′１　０　１　△−干　△−Ｆ　０１００１０　２　０
−７　２−９　００００ １０２　８　０１０１０ １０　２　＜）　１　１　ｏｏ。

′　１０　２　八〜Ｆ　Ａ−Ｆ　０１００１　０　３　
０−６　３−９　００００１０３　７　０１０１０ １０　３　８−９　１−２　１０００ １０３Ａ−「−△−Ｆ’０１００ １　０　４　０−５　／ｌ−９００００１０／１　６　
０１０１０ １　０　４　７−９　１．−３−　１　０００’ｔｏ／
Ｉ　Ａ−Ｆ　Ａ−１−０１００１０５０−４５−９００
００ １０５Δ−「　Δ−Ｆ　０１００ １　０　６　０−３　６−９　００００’１０　６　４
　０　１０１０ ’Ｉ　Ｏ６５−９１−５１０００ 、ｉｏう下レス・ζ′Ｌ卦−−−−−−−−追ゲニクヨ
ーｇツ１へ！ｉ＋２　２５６１２８ｆｉ４３２１６　８
　／Ｉ２　１　３　２　１　０　７　６　５　４（票　
識 旭只遵ｑ斗勺因仕？オペランド１　刈ｊｍ　ｌｉ’ｉ　
嚇Ｃ，ｌすＩｌ、　［０１：９１　０　６　△　−「　
Δ　−Ｆ　０１００１　０　７　０−２　７−９　００
００１０　７　３　０　１０１０ １　０　７　４−９　１−６　１０００１０７Ａ−Ｆ　
Ａ−Ｆ：０１００ １　０　８　０−１　８−９　００００１０　８　２　
０　１０１０ １　０　８　３−９　１−７　１０００１０８Ａ−Ｆ　
Ａ−Ｆ　０１００ １０９　０　９００００ １０　９　１　０’　１０１０ １　０　９　２−９　１−８　１０００１０９Ａ−Ｆ　
△−Ｆ　０１００ １　０　△　０−９　△　０１００ １　０　Δ　Δ　△　０　１　’＋　０１　０　Δ　１
３−Ｆ　Δ　０　１　０　０１０　Ｂ　Ｏ−Δ　１３　
０１００ １０　Ｂ　Ｂ　Ｂ　０１１０ １０　Ｂ　Ｃ−Ｆ　［３０１００ １０ＣＯ−〜Ｂ　Ｃ０１００ １０ＣＣＣ０１１０ １０ＣＤ−Ｆ　Ｃ０１００ 標　識 １０　１）　Ｄ　Ｄ　０１１０ １０　Ｄ　Ｅ−Ｆ　Ｉ）　０１００ １０　Ｅ　０−１）　［０１００ １（）］二ＥＥ（、）１１０ １０Ｅ　Ｆ　ＥＯｌｏｏ ｌｏ　ｒ’　Ｏ−Ｅ　Ｆ　０１００ １０　１＝　ｒ　「　０１１０ １１　０　０−８　１−９　００００ １１　０　９　０　１０１０ １　１　０　△−ト　△−Ｉ：’０１００′＋　１　１
　０−７　２−９　００００１１１　８　０１０１０ １１１　９　１１０００ １１１　Ａ４　△−ＦＯ１００ １１２０−６３−９００００ １１２７０１０１０ １１３７−９１−３１０００ ４票　識 １　１　４　０−４　５−９　００００１１４　５　０
１０１０ １　１　４　６−９　１−／ｌ　１０００コ１４△−１
−△−１’：０１００ １　１　５　０−３　６−９　００００１コ５４／１１
０１０ １　１　５　ＦＴ＋−９１−５１０００１１５Ａｎ＝　
Δ斗　０　−１　０　０１　１　６　０−２　７−９　
００００１　１　６　３　０　１０１０ １　１　６　４−９　１−６　１０００１　１　６　Δ
〜Ｆ　Ａ−ＦＯｌｏｏ ｌｌ　７　０−１　ε３−（ｊ　０　０　０　０１１７
　２　０１０１０ １　１　７　３−９　１−７　１０００１　１　７　△
−−１丁　△−−ｒＯ’ｌｏ。

１１　８　０　９　００００ １１８　１　０１０１０ １　１　ε３　２−９　１−８　１０００１　１　８　
八−「　△−ＦＯ１００ １１９００１０１０ １１　Ｆ　Ｆ　Ｆ　０１ｉｕ ２つのオペランドのいずれが一方が９よりも大きな値を
含むかどうかを検出する能力は”、ＤＡＬＬＪ８４が４
つのピッ１−により表わされる１０進数を有し、従って
違法であるΔ乃？、Ｓ　ｆ：の１６進数の値を持ち得る
違法のオペランドの場合を検出りることを可能に゛りる
という点で非常に有効Ｃ″ある。

加算／減算プロセスの一部どしＣの違法の１０進Ａペラ
ンドを検出りる１）ΔＩｔＪ、８４の能力番、１、これ
らのオペランドをＡＬＵに導入する前、にオペランドの
予行走査によるオペランドの個々の事前検査の必要をな
くすものである。

符シＪ検出＋１１＜　ＯＭ　７８は、作用にｄ３いＵ　
Ｄ　Ａ　ＬＵ８４と類似しテイル。符＞ｉ　ｐ　ＲＯＭ
　７８　ハ９　ノ人力ビットを用いで、算術演粋におい
で用いられるオペランドの符号を表わす４ビツトのγ−
タ・ワードをアドレス指定りる。符号検出１）　ＲＯＭ
７８の４ビツトのデータ・ワードをアドレス指定するた
め使用される９ビツトの内、３ビツトはデータ・イン・
レジスタ９８からのものであり、４ピツ１へ番よ符すマ
ルヂプレクリ７７がら、また２ビット（１）Δに　Ｋ　
ｌ）　）おＪ、びＡ−バーパンチ（ＯＶＰＬＪＮ　）　
４；ＬＣＩ　Ｌ’（７）ｉ！Ｉｌｌ１ｇｉｊｔｉ　１０
０からのもの（゛ある。符号検出ｐ　＋＜　ＯＭ　７　
ａの出力は、モーター・マルチプレクサ８０を介してＭ
ＰｔＪ３０に人力するためモニター・に］シック２２に
対しゲートリ−ることがｅきる。符号検出Ｆ　ＲＯＭ　
７８により出力される４ビットは、符号が正であるか負
であるか、これが違法の符号片であるか、この符；ｊ　
ｌｆｉ　Ａ−バーパンチの零〇あるかを表示り゛る。そ
の結果の符号は、４つのモニター・ビットを試験りるＭ
ＰＬＪ３０のファームウェアによってテストηることが
できる。望ましい実施態様においては。

符１ｊの結果の生成は、ＣＰ　ＬＪ　２０が１０進数を
後または前の１１号およびオーバーパンチ符号を付した
パックまたはアンパック・フォーマットのいずれかひ表
わすことをす能にする点において複雑となる。

他のＲＡＭにお１プるオペランドが有効に零に関し加ｎ
または減ｎ９ることができるように、商業ｉ：ｉ９命令
ロジック・ファームウェアがそれぞれＲＡＭＩおよびＲ
Ａ　Ｍ　２の出力を有効に零化することを可能にＪるた
め、ＲＡＭＩ　８１の出力におけるＩ？　Ａ　Ｍ　１零
のマルチプレクサ８２、Ｊ３．Ｊ：び１’（ＡＭ２　９
６の出力にお番プるＲ　Ａ　Ｍ　２零のマルチプレクサ
９０が用いられる。

１犬ＡＭ２のデータ・レジスタ８８は１犬ＡＭ２９６の
１６ビツト出ツノを保持づる。ＲＡ　Ｍ　２のニブル・
マルヂプレク（〕８９は、Ｄ　Ａ　Ｌ　ＬＪ　８４にお
けるＲＡＭ１　８１からのニブルによるＲＡＭ２９Ｇの
加韓または減算に備え−Ｃ１適当なニブルがＲＡＭ２零
のマルヂプレク１Ｊ９０または２倍マルチプレクサ８３
にゲート′りることができるＪζうに、ＲＡＭ２のデー
タ・レジスタ８８に保持された４つの４ビツト・ニブル
の１つを選択覆る！、：め使用される。

ニブル０のマルチプレクサ９２、ニブル１のマルチプレ
クサ９３、ニブル２のマルチプレクサ９４おにびニブル
３のマルチプレク４）９５を用いて、フッ・−ムラエア
の制御下でデータ・イン・レジスタ９８からＲＡＭ２　
９６に対して１６ビッ１への吊をｌ」−ドづることを可
能にし、あるいは結果／ゾーンのマルチブレクリ９１か
らＲＡ　ＩＶＩ　２９６に格納された１６ビツ１へ・ワ
ードの適当な４ビットのニブルに対し４ヒツトのニブル
の［」−ドを１す能にりる。

結果／ゾーンのマルチブレクリ９１を用いて、１〕△Ｌ
　Ｕ　８４からの４ビツトの結果または４つのゾーン・
ビット−のどちらが１＜ΔＭ２９６内の二ゾルに２１込
まれるかを決定りる。望ましい実施態様のＣＰ　Ｕにａ
３いては、１０進数が１つのパックされたフォーマツ１
−に格納される時、１０進数の１ｉｔ４にＪ　ＬＪる各
々の４ヒツトが零から９までの値を右りる１０進数を表
ねり。１０進数のデータがアンパック（スＩ−リング）
フォーマツ１へに格納される時、８ビツトのフィールド
の最−１−位（左側）の４つのビットが１６進数３の値
を有するゾーン・フィールドを表わしかつ最下位（右側
）の４ビツトが１０進数の値０乃至９を表わづ８つのピ
ッｈにＪ−って各１０″ＩＬ数が表わされる。このよう
に、アンパック・フォーマツ１〜においては、１０進数
に対づるΔＳ　ＣＩ［］−ドを保有する８ビツトのフィ
ールドにＪ、り各１０進数が表わされる。従って、結果
／ゾーンのマルチブレクリ９１は、ＤΔＬＵ８４からの
４ビツトの結果と、２進数００１１（３の１６進数）に
予めセラ１〜される４つのゾーン・ビットのいずれかを
選択り−ることがＣぎる。

例えば、１０進数７６は、パック・フィールドに格納さ
れる時、値７を含む最上位の１ビツトのニブルと、値６
を含む最下位の４ビツトのニブルで８つのピッ１へに格
納される。同じ１０進数の値７６がアンパック・フィー
ルドに格納される時、これは、各バイトの左側の最上位
のくピッｌ−のニブルが左側のパイ１〜におりる７の１
０進数値と右側のバイトにＪ３ける６の値を含む各バイ
トにおりる３の１６進数値および右側の４ピツ１〜のニ
ブルを含む４ピッ１−のゾーン・フィールドＣある２つ
の８ビツトのパイ１−に格納される。従って、１０進数
のパック・フィールドにＪ３　Ｇノる１０進数の７６の
値は１６進数の７６の８ビツト・フィールドにより表わ
され、アンパック・フィールドにＪ３いでほこの値は１
６進数３７３Ｇを含む１６ビツ１へのフィールドににり
表わされる。

２倍のマルチブレクリ８３は、ｌ）　Ａ　Ｌ　Ｕ　８４
の１つの入力を１（ΔＭ１８１からの４ビツトよＩ〔は
ＲＡＭ２９６からの４ビツトのいずれかから選択させる
。２倍のマルチブレクリ８３がＤＡＬ（〕８４の１つの
入力をＲＡ　Ｍ２　９６からの４ピツ１〜となるように
選択するｌ１１．、ＤＡＬＵ８４の出力がＲＡ　Ｍ　２
からの４ビツト・の値の２倍となる効宋があるが、これ
はこの場合ＤＡＬ、Ｕ８４に７Ｊｆｊる両方の人力がＲ
ＡＭ２がらのものどなるためぐある。このため、］でΔ
Ｍ２９６に格納されたオペランドを２く・乗じる非常に
便利な方法が得られる。

１くΔＭ１８１どＲＡＭ２９６の両方が１６ビツｌ−の
データ・ソードを保有し、ＲＡ　Ｍ　１がこのＪ、うな
１６ビツ１〜のワードをまたＲＡＭ２が２Ｆ）６の１６
ビツト・ワードを含むが、これら２つの［＜ΔＭの間に
は他の明らかな差がある。

１でΔ〜Ｉ　Ｉ　Ｃ，ｌ、前に述べたように、通常オペ
ランド１を保持し、専ら１６ビツト・ワード・ベースで
書込みが可能である。即ち、９８からＲＡＭ１へ情報が
書込まれる時、１６ビツト・・ワードの全ての４つのニ
ブルの■込みが行なわれる。ＲＡＭ１の出力は常に、Ｒ
Ａ　Ｍ　１零のマルチブレクリ８２に対づ−る２つの入
力の内の１つに存在Ｊる単一の４ビットのニブルである
。ＲＡＭＩ　８１がら続出されるワードはＲＡ　Ｍ　１
のアドレス・カウンタ７５にＪ：り制御され、ＲＡ　Ｍ
　Ｉ　ｍのマルチブレクリ８２の１つの入力に対して使
用可能となるニブルはニブル・アウト制御装置７６によ
って制御される。ＲＡＭ１のアドレス・カウンタ７５も
またニブル・アウト制御装蹄７６から入力を受取り、こ
のため、４つのニブルがアクセスされる毎にＲＡ　Ｍ　
１のアドレス・カウンタ７５にＪ３りるワード・カウン
タを更に増分もしくは減分Ｊるニブル・アウト制御装置
７６を増分も１）くは減分Ｊることにより、連続づる１
ｏ進数をＲＡ　Ｍ　１がらアクセスすることができる。

上記の如く、ＲＡＭ２は通常はオペランド２を保有づる
。ＲＡＭ２９６は１つの１６ビツト・ワードに書込まれ
る能力、または４つの個々のニブルのどれかを出込む能
力を有する。ＲＡ　Ｍ　２９６に書込まれる１６ビツト
・ワードは、バス３７からあるいはＲＡＭ２の１−タ・
レジスタ８８の出力から１コードＪることができるデー
タ・イン・レジスタ９８からのものである。個々の二ゾ
ルは結果／ゾーンのマルチプレクサ９１の出力からＲＡ
　Ｍ　２　９６に１込まれ、この二ノ、ルの伯はＤΔＬ
Ｕ８／Ｉの結果かあるいは３の１６進数値を含む４ピツ
ｌ〜のゾーン・フィールドのいずれかぐある。ニブル書
込み制御装置８６は、１６ビツト・ワードがＲＡＭ２　
９６に書込まれるか、あるいは４つの個々のニブルの１
つがＲＡ　Ｍ　２９６に書込まれるかを決定する。ＲＡ
Ｍ２のアドレス・カウンタ８７はニブル書込み制御装置
８６からの入力を受取り、その結果連続りるニブルがＲ
Ａ　Ｍ　２　９６からアクセスづ“ることができる。

４つのニブルがアクセスされる毎に、ＲＡＭ２のアドレ
ス・カウンタ８７は次の連続Ｊるニブルを保有づる次の
ワードに至るまで増分も、シフは減分される。ＲＡＭ２
　９６からの読出しの結果、１６ビツトのデータ・ワー
ドが読出されてＲＡ　Ｍ２のデータ・レジスタ８８にラ
ッチされる。１６ビツトのデータ・ワードにおいでアク
セスされる特定のニブルは、ＲＡＭ２零のマルチプレク
サ９０および２倍のマルヂプレク′ＩＪ８３に対しく出
力される４つのニブルの１つを選択するＲＡＭ２のニブ
ル・マルチプレクサ８９によって制御される。対照的に
、ＲＡ　Ｍ　１にお１ノる読出しは１つのニブルの４つ
のビットしか出力されず、３つのニブルの他の１２ビツ
トは付勢されない。ＲＡＭ１８１から読出されるニブル
の使用可能状態は二１ル・アウト制御装＠７６によって
制御される。

ＲＡＭ２　９６からＲＡ　Ｍ　２のデータ・レジスタ８
８に対し読出される１６ビツト・ワードは、データ・イ
ン・レジスタ９８を介してＲＡ　Ｍ　２９６に書戻すこ
とができ、あるいはファームウェアの制御下でデータ・
イン・レジスタ９８を介してＲＡＭ１　８１に対し書込
むことができる。ニブル書込み制御装置８６の出力は、
１つのニブルがｉｌ込まれつつある時４つの二、プルの
内のどれがＲＡ　Ｍ　２に対し書込み可能となるかを制
御することの他、４つのニブルのどれがＲＡ　Ｍ　２の
ニブル・マルチプレクサ８９により出力されるかの選択
も制御りる。ある１６ビツト・ワードがＲＡ　Ｍ２９６
に対し書込まれる時、４つの全てのニブルの書込みはニ
ブル書込み制御装置８６によって可能となる。

ＲＡＭＩ　８１およびＲＡＭ２　９６の大きさはファー
ムウェアにＪ：るこれらの使用によって決定される。上
記の如く、ＲＡＭＩ　８１は主としてオペランド１を保
持Ｊるため使用され、このＡ゛ベランド望ましい実施態
様のＣｌ）　Ｕにおいては、旬月を含む１乃至３１の１
０進数の内の１つの１０進数でよい。従って、３１なる
１０進数を収容゛りるためには、最大の１０進数が各１
０ど関連する零ビットを有するアンバックされた１０進
数であれば、この最大１０進数の３１バイトを保持する
ことができるようにするには１６ビツトの１６ワードが
各々必要とされる。−ｈ、ｒ＜　Ａ　Ｍ２９６は常にオ
ペランド２と保持づる以外に８つのセグメン１〜に分割
され、各セグメン１〜は１つのオペランドを保持するた
めか、あるいは作業レジスタとして使用される。例えば
、ある１０進数の除算の場合に、オペランド１の元のコ
、ビー、オペランド２の元のコピー、オペランド２のパ
ックされたコピー、商および部分積を保持りるためＲＡ
　Ｍ　２　９６のレグメントが使用されるのである。

［商業ｉｌ粋命令ロジックのマイク口演口］５Ｃ１１２
８の演算を制御覆るマイクロ命令ワードのマイク口演口
につい゛（第２図および第、３図、および表２乃至表６
に関しｙ以下に記述りることにする。１つのマイクロ命
令ワードがＲＯＳ　２４から読出される毎に、７１８ビ
ツトまたは５６ビツトが検索される。もしアドレスがＲ
ＯＳの最初０〕２に内にある（即ち、０乃至２０４７の
アドレスが与えられる）ならば、４８ビツトのマイクロ
命令ワードが検索され、もしこのアドレスが２０４８乃
至４０９５の範囲にあれば、５６ビツ１〜のマイク［１
命令ワードが検索される。前に述べたＪζうに、マイク
ロ命令ワードのビットＯ乃争／１７は、Ｍ　Ｉ〕Ｕ　３
０の動作を復号しかつこれを制゛御りるため、常に制御
領域ご３Ｇにｄ３　＜ノるＲ　ＯＳデータ・レジスタに
対し−Ｃラッヂされる。更に、マイクロ命令ワードの特
殊な制御フィールド、ピッ１〜３５乃至４７もまた、Ｃ
ｌ　１．、制御領域１００のｒ＜　ｏ　ｓ　ｓ　ｃ　＋
−レジスタ１０１（第２図参照）に対してラップされて
いる。このため、特殊制御フィールド即ちビットｒ＜　
Ｄ　Ｄ　１’　３５乃至Ｒｌ）　Ｄ　Ｔ４７がＭ　Ｐ　
Ｕ　３０内マタＧ；ｊ　ＣＩ　１２８内ｒ　（７）演ｎ
を制御りることが可能どなる。以下に表２および表３に
Ｊ３い−Ｃ判るように、この特殊制御フィールドのり一
ブフィールドへは４ノ−ブフィールド１３おにびＣによ
り制御されるモツプ（ｍｏｐ　）のあるものをイ１勢り
るため使用される。ザブフィールドΔが２進数１１０を
含む場合にのみ特殊制御フィールドのりブフィールドＢ
Ｊ５よびＣにおい（指定されるモツプのある；ｂのがイ
］勢されるという要イ１は、さもな【ノればＭＰｔＪ３
０によって実施されつつぁる′しツブど干渉づるＪ３ぞ
れがあるいくつかのモツプをＣＩＬ２８が実施すること
を禁止覆るために必要ぐある。

零のマルチプレクリ”１０２は、Ｍ　ｌ）　Ｕ　３０が
ＲＯＳ　２　／Ｉの下位の２１〈（表５および表６参照
）にお【ノるあるファームウェアの場所をアドレス指定
りる時１’？０３ｃＩＬレジスタ１０３に対して２進数
零を強制御ることにより、あるマイクロ命令ワードがピ
ッ１〜ＲＤ　Ｄ　１−　／１．８乃至ＲＬ）　Ｉ）　’
１’　５５を保持しないＲＯＳ　２４から検索された時
、ＣＩ　１２８がどんな動作も行なうことを禁止りるた
め使用される（第３図参照）。

第２図および表２乃至表６の説明により判るように、商
業８１粋命令ロジツクの制御のための多くの並夕１１モ
ツプを単一のマイク［」命令ワードにプログラムするこ
とができる。符号化されるこれらサブフィールドにおい
く゛は、並列［ツノをこのザブフィールドに対してプロ
グラムすることができる。

更に、１つのザブフィールドに８３ける）１１１算は、
他のどんなリブフィールドにおいη−１）−ゾＩＪグラ
ム可Ｆｌｕ　ｒあるどｌυな［ツブとも並列に実施りる
ことがぐきる。

’ＣＩ　Ｉ−制御領域１００からの種々の制御信号がイ
′マイク１−１命令の実行リイクルの間にＣ，Ｉ　Ｌ　
２８□の種々の論狸素子に対し−Ｃ！−ｉえられること
が理解されよう。また、Ｍｐ　Ｕ　３０からのり［１ツ
ク信号が従来周知の７′ｉ払においてＣＩＬ２８に対し
適当なタイミング（ｒｉ　ｒＦ；をＪうえ（そのための
適当なタイミングを提供りることも判るであろう。図面
の混乱４避りるため、特定のタイミングＪ３よび種々の
素子に対し−（送られる制御信号は第１図および第２図
にｔよ示されないが、これらは適当ど思われるどころ（
゛記述りるｂのどＪ−る。

表２の七ツブについては、第２図に関して以−トに記述
づる１゜ 表　４ リーブフィールドＢのマイク１」動作 ＲＤＤＴピッ１−　動　作 ３５　３Ｇ　３７　３８　３９　４０　４１ＸＸＸＩＸ
ＸＸ２イ８１すΔＭ２がら加減ＲＰＲＯＭ（ＣＩＰＳＵ
Ｂ） １　１　０　Ｘ　１　０　Ｘ　ａみＲＡＭ２（７）ニブ
／Ｌｚ（ＣｗＲＥＳ２）１１０ＸＸＩＸ　書込みＲＡＭ
２全一（’（ＣＷＲＯＰ２）１　１　０　Ｘ　Ｘ　Ｘ　
１　ｉｆ”ＡミＲＡＭ１仝Ｕ（ＣＷＲＯＰｌ）表２にＪ
３いては、ＲＤＤＴ３８が２進数１である時は、加算が
行なわれつつある時に１又△Ｍ２から出力される４ヒツ
１〜のニブルの２（ｇ油管を有効に可能に覆るＲ　Ａ　
Ｍ　２　９６からＤＡＬＵ８４に対Ｊる両人力が始まる
ことが判る。このように、ＲＤ　Ｄ　Ｔ　３８が２進数
１である時は、２倍のマルチプレフナ８３がその出力と
してこれがＲＡＭ２のニブル・マルチプレクリ８９から
受取る入力を選択する。このため、ＤΔＬＬ１８４にＪ
３　ＬＪる減篩の実施およびＲＡＭ２零のマルチプレク
リ−９０の出ツノとして零入力を選択りることにより、
ＲＡＭ２からの一ゾル出力を零から控除Ｊる能力を可能
にし、この／ＸめＲＡ　Ｍ　２からのニブルの相補操作
をＩノ“なう。１マυＤ１３９が２進数１（゛ある詩、
１つのニブルが１く△Ｍ２９６に対して書込まれる。

Ｒｌ）　［）　Ｔ　４０が２進数１ｅある時は、ＲＡＭ
２のアドレス・カウンタ８７によってアドレス指定され
る完全ワードがＲＡＭ２に対し書込まれる。

ＲＤ　Ｄ　１’　４１が２進数１ぐある時、完全な１６
ビツト・ワードがデータ・イン・レジスタ９８から）で
ΔＭ１８１に対してＲＡＭＩのアドレス・カウンタ７５
にＪ、り指定されるワードにおい′Ｃ書込まれる。

特殊制御フィールドのザブフィールドＣにより制御され
るモツプについては、表３おにび第２図に関して次に記
述ＪることにＪる。

表　３ ザブフィールドＣのマイクＵ動作 ＲＤ　Ｄ　’ｒ　３５乃至３７が２進数１１０ど等しい
時のＲＤＩ）１−ビット ＲＤ　Ｄ　’Ｉ−ビット ４２　４３　４４　動　作 ００　〇　−動作なしく　Ｎ　０１）　）００１　バッ
クされた符号　・ （ＣＰＡＣＫＤ）　・ ０１０　オーバーパンヂ符号 （ＣＯＶＰＬＩＮ） ０１１　減算（０１１）ＳＵＢ） １００　リセッ１〜＝　Ｏｉ１３よび 一〇椋識（Ｃ１犬５ＥＴＸ） １０１　アドレスＲＡＭＩの増分 （ＣＩＡＤ　０１） １１０　アドレスＲＡ　Ｍ　１の減分 （ＣＩ）ＡＤ　０１） １１１　全での標識のり［ット 、　（ＣＲＥＳＥ］−）・ ＲＩ）　Ｄ　’Ｉ−４２乃至１’＜　ｌ）　Ｄ　１−　
／１．４は以下のモツプを制御づる。２準数ＯＯＯの時
は、ＣＩＬ２８にＪ：るｅ　ｆｌ”は行なわれない。２
進数００１の時は、符号検出Ｐ　１１０　Ｍ　７８に対
ＪるＰＡ　ＣＫ　Ｄ信号人力が２進数零になり、パック
されＩｃ　１０進信号のタイプに対づる旬月化を含む符
号検出ＰＲＯＭ７８の部分をアドレス指定するため使用
される。

２進数０１０の時、信号０ＶＰＵＮは２進数零となり、
Ａ−バーパンヂ信号に対りる符号を含む符号検出ＰＲＯ
Ｍ７８の部分をアドレス指定するため使用される。２進
数０１１の時は、ぞの人力の１つである信号ＡＤＤ／Ｓ
ＵＢを２進数零に強制りることににす、ＤΔＬＵ８４に
にっＣＩなわれる。２進数１００の時、表示装置８５に
お（）る標識−・０および−９が零にリセットされる。

２進数１０１の時、ＲＡＭ１のアドレス・カウンタ７５
にＪ３ｔノるツノドレス・カウンタは１ずつ増分される
結果、ＲＡＭ１８１における次のワードがアドレス指定
されることにより４つの新たなニブルの１つを１く八Ｍ
１ｍのマルチプレクリ−８２に対する入力とさける。Ｒ
ＡＭＩ零のマルチプレクリ８２に対し−（使用可能とな
るニブルは、ニブル・アウト制御装置７６によって決定
される。２進数１１０の時は、ＲＡＭＩのアドレス・カ
ウンタ７５が１だり減分され、ＲＡＭＩ　８１にお【）
る次に下位のワードをアドレス指定して４つの新たなニ
ブルの１つをその出力において使用可能どし、この使用
可能なニブルは再び−プル・アウト制御装置７６の制御
下に置かれる。２進数１１１の時は、１０進表示装置８
５にＪ３りる４つの全ての標識が２進数零にリセットさ
れることにＪ：り桁送りが生じないこと、その結果が零
に等しくないこと、その結果が９に等しくないこと、Ｊ
３よびその結果が違法な数でないことを表承りるのＣあ
る。

表　４ ザブフィールドＤのマイク［−１動作 ＲＤ　Ｄ　Ｔピッ１〜 ４５　４６　４７　動　作 ＩＸＸ　モニター・ロジックに対づ る符号（ＣＩｌ）ＳＧＮ） ４！ｊ　４６４７　１．ＩＪ作 Ｘ　Ｉ　Ｘ　加減Ｉ　Ｐ　ＲＯＭ　［％Ｉする］（ΔＭ
２　（ＣＩＮＯＰ２） ×　×　１　加減ｔ″ｉ　Ｐ　ｌ（ＯＭに対づるＲＡＭ
１　（ＣＩＮＯＩ）１） これらのモツプは並列に実施することがぐきる。

ＲＤ　［）　ｌ”　４５が２進数１である時、Ｐ　ＲＯ
Ｉ’Ａ　７８の出力１．１１：ニター・マルチプレクサ
８０を介してモニター・ロジック２２に対し−Ｃ使用可
能となる。

Ｒｌ）　ｌ）　−１−４５が２進数零の時は、１已二タ
ー・マルチプレクサε３（）の出力は後′Ｃ″［ニター
・ロジック２２に対しく転送される標識８５　’Ｃある
。ＲＤ　Ｄ１４６が２進数１である時、ＲＡＭ２零のマ
ルチプレクサ９０の零入力がイの出力に対して使用口１
能どなり、このｌこめ零がＡベランドの１つとして１）
　Ａ　Ｌ　ＬＪ　８　Ａに対し入力される。１犬Ｄ　Ｄ
　’ｌ−４７が２進数１の時、ＲＡ　Ｍ　１零のマルチ
プレクサ８２に対づる零入力が２倍のマルチプレクサ８
３に対してイ」勢されることにより、ＲＡ　Ｍ　１の出
力がＤＡＬＵ８４に入ることを禁１づる。１ザブフイー
ルトドににり制御されるＬツブ（，１、表５においＣ示
される。

表　５ サブフィールド［のマイク１コ動作 ＲＯＳのアドレスが２により人さい時のＲＤ　ｌ）Ｔビ
ット ＲＤ　Ｉ）　Ｔビット ４８　４９　５０　！ｉ１　動　作 ０　０　０　０　動作なしく’Ｎｏ＋）／１）０００１
　アドレスＲＡＭ１の【二１−ド（ＣＬＤＡＤｌ　＞ ＯＯ１０カランｌ−ＲＡ　Ｍ　１のロード（ＣＬＤＣＴ
ｌ） ００１１　アドレス／カウント ＲＡ　Ｍ　１のロード （ＣＬＤＡＣ１）　− （ＣＬＤ八Ｉへ１　＆ＣＬＤＣＴ　ｌ　）　”０１００
　アドレス１くΔＭ２のロード（ＯＬＤΔ１）２） ４８　４９　！ｉ０　！＋１　肋　石 ０１０１　カラン１−１でΔＭ２の１」−ド（ｌ　Ｃｌ
）　に　ｌ　２　） ０　１　１　０　アドレス／カラン［・ＲＡＭ２の１−
１−ド （Ｃ１，＋１八Ｃ２）−＝ （ＣＬＤ八０へ　＆　ＣＬＤＣＴ　２　）　＊０１１１
　アドレスＲＡ　ＩＶＩ　１　Ｊ３　、にび１くΔＭ２
のロード （Ｃ［０八ＤＢ）　＝ （（’、Ｌｌ）Ａｔ）１　＆ＣＬｌ）八Ｄ　２　）　＊
１　０　０　０　カランｈ　ＲＡＭ　Ｉ　Ｊ３よびＲＡ
　Ｍ　２のロード （ＣＬＤＣＴＢ）　− （Ｃ１，ＤＣＴＩ　＆ＣＩＩＪＣＴ　２　＞　”１００
１　アドレス／カウントＲＡ　Ｍ　１およびＲＡ　Ｍ　
２のロード （ＣＬＤＡＣＢ）　−（ＣＬＤＡＤＩ　＆ＣＬＤＣＩ　
ｉ　＆ＣＬＤＡＤ　２３＆ＣＬＤＣＴ　２　）　” ４８　４９　５０　５１　動　作 １０１０　ＲＡＭ１のカウント・アップ（ＣＴＵＣＩＮ
） １　０　１　１　１’＜ＡＭＩのカラン１〜・ダウン（
ＣＴ　１つ　Ｃ’Ｉ−１） １　１　０　０　ＲＡＭ２０カウント・アップ（ＣＴ　
ｔＪ　ＣＴ　２　） １１　ｏ　Ｉ　ＲＡＭ２のカウント・ダウン（ＣＴ　Ｄ
　Ｃ１’　２　’） １　１　１　０　ＲＡＭ１おＪζびＦマΔＭ２のカラン
し・・ツノツブ （ＣＴＵＡＬＬ）　＝ ＣＣＴＵＣＴＩ　＆ＣＩＵＣＴ　２　”）　’１　１　
１　１　ＲＡＭＩＪ３．Ｊ：びＲＡＭ２のカラン１〜・
ダウン （ＣＴＤＡＬＬ）　＝ ＣＣＩＤＣｒ１　＆ＣＴＤＣＩ’　２　）　”＊　（註
）復号Ｐ　ＲＯＭコーディングにより形成された並列モ
ップ 次に表５において、ＲＤ　Ｄ　Ｔ　４　Ｂ乃至ＲＯＤ　
Ｔ５１が２進数ｏｏｏｏである時、動作なしとなる。

２進数０００１である時、データ・イン・レジスタ９８
からのアドレスはＲＡＭ１のアドレス・カウンタ７５に
［１−ドされ、これによりＲＡ　Ｍ　１８１においＣア
ドレス指定リ−るワードの制御を可能にする。２進数ｏ
ｏｉｏの時、データ・イン・レジスタ９Ｂからのニブル
・カウントがニブル・アラ１〜制ｎｔ＋装置７６に対し
てＩ」−ドされることにより、ＲＡＭ１の１つのワード
に含まれる４つのニブルのどれがＲＡＭＩ零のマルチプ
レクリ−８２の１つの入力に対し使用可能となるかを制
御する。

２進数００１１の時は、１つのワード・アドレスがＲＡ
ＭＩのアドレス・カウンダｔ５に対して〇−ドされ、１
つのニブル・）Ｊラントがデータ・イン・レジスタ９８
からニブル出力制御装置７６に対してＯ−ドされ、これ
にＪ：すＲＡ　Ｍ　１　８１から読出されるワードおよ
びニブルについての指定を可能にり゛る。２進数０１０
０の時、初期アドレスがデータ・イン・レジスタ９８か
らＲＡＭ２のアドレス・カウンタ８７に対してロード１
され、これににりどのワードがＲＡＭ２９６に関して書
込まれあるいは読出されるかを制御する。２進数０１０
１０時は、初期のニブル・カウントがニブル書込み制御
装置８６にロードされ、これによりどのニブルがＲＡ　
Ｍ　２　９　（３に対して使用可能となるかを制御する
。ニブル書込み制御装置８６内のニブＪし・カウンタも
また、ＲＡ　Ｍ　２１７）　Ｆ−タ・レジスタ８８から
の４つのニブルのどれがＲＡＭ２のニブル・マルチプレ
クリ８９の出力に対して使用可能となるかを制御する。

２進数０１１０の時、ＲＡ　Ｍ　２のアドレス・カウン
タ８７におけるアドレス・カウンタおよびニブル書込み
制ｔＩｌ装置８６におけるニブル・カウンタがデータ・
イン・レジスタ９８からロードされ、これによりＲＡＭ
２内でアドレス指定されるワード、ＲＡ　Ｍ　２に対し
書込□み可能となるニブルおよび１１　Ａ　Ｍ　２のニ
ブル・マルチプレクリ８９の出力において選択される三
プルを制御する。

２進数０１１１の時は、データ・イン・レジスタ９８に
保有されるワード・アドレスがＲ’ＡＭＩのアドレス・
カウンタ７５およびＲＡＭ２のアドレス・カウンタ８７
に対してロードされる。２進数１σＯＯの時、ニブル・
カウントおよびデータ・イン・レジスタ９８は二１ル・
アラ１〜制御装置７６およびニブル同込み制御装置８６
に対して１コードされ、これによりＲＡ　Ｍ　１　Ｊ５
　にびＲＡ　Ｍ　２における４つのニブルの１つの選択
を可能にする。

２進数１００１の時は、データ・イン・レジスタ９８か
らのワード・アドレスおよびニブル・カウントが、それ
ぞれＲＡＭＩのアドレス・カウンタ７５およびＲＡ　Ｍ
　２のアドレス・カウンタ８７、おｊ；びニブル書込み
制御装置８６に対してロードされる。２進数１０１０の
時、ニブル・アウト制御装置７６におりるニブル・カウ
ントが１だけ増分され、これが３のニブル・カラン１〜
から零のニブル・カウントに変化１゛るならば、ＲＡ　
Ｍ　１のアドレス・カウンタ７５におけるワード・力１
ンンタらまた１だけ増分される。このため、ニブルを連
続的にアドレス指定させ、４つのニブルが１つのワード
からアドレス指定された後、最初のニブルが次の□ワー
ドにおいてアドレス指定される。２進数１０１１の時は
、ニブル・アウト制ｔＩｌ装置７６における□ニブル・
カウンタが１だり減分され、もしこのカウントが零から
３へ変化りるならば、１くＡＭｌのアドレス・カウンタ
７５にお番ノるワード・カウンタは１だけ減分され、こ
れにより連続するニブルを右から左ヘアドレス指定づる
ことを可能にする。

２進数１１００の時は、ニブル書込み制ｔａｌｌ装置８
６におりるニブル・カウ□ンタが１だｔ」増分され、も
しこの＝プル・カウンタが３から零になるならば、ＩＩ
　Ａ　Ｍ　２のアドレス・カウンタ８７におけるワード
・カウンタもまた１だけ増分されることにより、連続す
るニブルを左から右ヘアドレス指定させる。２進数１１
０１の時、ニブル書込み制御装＠８６におけるニブル・
カウンタは１だけ減分され、もしこのカウンタが零から
３になるならば、ＲＡＭ２のアドレス・カウンタ８７に
おけるワード・カウンタもまた１だけ減分されｒ　Ｉ＜
　Ａ　Ｍ２９６にお（プる次のワードを指示づる。ｌ＜
　Ａ　Ｍ２ど関連りるニブル・カウンタのこの１つだＬ
Ｊの減分により、１く△Ｍ２にお１）る連続り−るニブ
ルが右からノ１ニヘアドレス指定されることを可能にり
る。

２進数１１１０の時、ニブル・アウト制御装置７ＧにＪ
３４Ｊるニブル・カウンタはニブル書込み制御装置８６
にお１ノるニブル・カウンタにお【ノる如く１だ１ノ増
分され、カウントが３から零になる１１．１．１＜ΔＭ
１のアドレス・カウンタ７５にお（）る対応Ｊるワード
・カウンタＪ３よび１でΔＭ２のアドレス・カウンタ８
７もまた１だり増分され、これににり連続りるニブルが
１（△Ｍ　Ｉ　Ａ３　Ｊ：びＲＡＭ２にｄ３いて左から
右ヘアドレス指定されることを許容りる。２進数１１１
１の時は、ニブル・アラ１へ制御装置７６にａ３りるニ
ブル・カウンタが１だり減分され、ニブル書込み制御装
置８６におけるニブル・カウンタが１だ１）減分され、
もしいずれかへ一方のカウンタが零から３になるならば
、ＲＡ　Ｍｌのアドレス・カウンタ７５における関連す
るワード・カウンタまたはＲＡＭ２のアドレス・カウン
タ８７が１１どＧＪ減ブンされることにより、１〈ΔＭ
　Ｉ　Ｊ３よびＲＡＭ２におりる連続づるニブルが右か
ら左ヘアドレス指定されることをＩ′ｉＪ能にりる。

ザブフィールドＦにより制御されるｔツブについては、
表６　Ｊ３よσＦ！２図に関しく一次に記述りる。

表　６ リーゾノイールド「のマイクロ動作 ＲＯ８のアドレスが２により人きいｕ、１のＲ１つＤ丁
ビット ＲＤ　Ｄ−ｒビット ５２　５３　５４　５！ｉ　動　作 ０　０　０　０　動作なＬ（ＮＯ＋））０　０　０　１
　ＣＩＬニ対ｔ　ルｌ−ランシーバ・イン（ＣＩＰＩＮ
Ｎ） ００１０　ンイクロブＬｌｔ？ツリに対りるト・ランシ
ーバ・アウト・ （ＣＩ　ｌ）　ＯＵ　−ｒ　） ０　０　１　１　ＲＡＭ２に対りるゾーン・ビットの書
込み （ＣＷＺＯＮｆヨ　） ５２　５３　５４　ｊｉ５　動　作 ０１００　アドレスＲＡＭ２の減分 （ＣＤ△１）０２） ０　１　０　１　４Ｍ　識ノロ−Ｆ　（Ｃｌ−ＯＦ　Ｌ
　Ｐ　）０１１０　アドレスＲＡＭ２の増分 （ＣＩ八へ　０２）＝ （ＣＩＰＴＮＮ　＆ＣＩ八Ｄへ　０２）”０１１１　桁
送り標識の１どツｊへ （Ｃ３［丁ＣΔ） １　０００　テスト・・モード・フリップノロツブのレ
ッ１− （Ｑ　Ｌ　−ｒ　ＣＴ　Ｌ　） １００１ＣＩＬに対Ｊルｈ　７　ンシーバ・インＪ３よ
びアドレス１〈Δ Ｍ２の増分（ＣＩＮＩＡ２＞ １０１０ＣＩＬに対りるトランシー バ・インおよびアドレス ＲＡ　Ｍ　２の減分 （ＣＩＮＤＡ　２）＝ （ＣＩＰＩＮＮ　＆ＣＤ八〇へ　〇２ビ５２　５３　５
４　５５　動　作 １０１１　マイク「］ブ１」［ツリに対りるトランシー
バ・アラ１−および アドレス１でＡＭ２の増分 （ＣＯ＾Ｉへ２）− ＣＣＩＰＯＵＩ　＆ＣＩＡＤ　０２）’１１００　ンイ
ク［Ｉプ［：Ｉ　ｔｌツリに対りる１、、５＞、〜７３
．ｉアウ１．４．よ。

アドレスＲＡＭ２の減分 （Ｃ０１０八　２）− （ｆｊＰＯ旧　＆ＣＤＡＤ　０２）＊ １　１　０　１　不　使　用 １　１　１　０　不　使　用 １　１　１　１　不　１史　用 ＊　（訂）復号Ｐ　ＲＯＭ　７Ｊ−デーｒングにＪ、り
形成された並列モップ ＲＤ　Ｄ　’ｌ’　５２ノ５至ＲＤ　Ｄ　−ｌ’　５５
が２進数００００である時、ＣＩＬ２８にＪ：る動作は
行なわれない。２進数０００１の時は、Ｘ　ＣＶ　Ｒ９
７が使用可能状態となり、そのためバス３７土のデータ
はデータ・イン・レジスタ９８に対して使用可能どなり
、情報がγ−タ・イン・レジスタ９８の出力においｌ’
、Ｃ，Ｉ　Ｌ　２８に対し使用可能となるようにγ−タ
・イン・レジスタ９８がりＬ１ツクされる。２進数ｏｏ
ｉｏの時、データ・イン・レジスタ９８にＪ３Ｇノる情
報がバス３７に対して送られるようにＸ　ＣＶ　Ｒ９７
が使用可能状態どなっ（データをＣ１１２ＢからＭ（）
（）３０に対し送出する。更に、ＲＡ　Ｍ　２のデータ
・レジスタ８８からのデータがデータ・イン・レジスタ
９８に対しＬｌ−ドされるＪ：うにこのモツプはデータ
・イン・レジスタ９８をクロックする。ＲＡＭ２のデー
タ・レジスタ８８の内容ににリデータ・イン・レジスタ
９８をロードすることによって、並列のモツプもしくは
逐次モツプににすＲＡＭ２からデータ・イン・レジスタ
９８を経てＲＡＭＩ　８１に数００１１の時、結果／ゾ
ーンのマルチプレクサ９１の入ツノにお番ノるゾーン・
ピッ１−はぞの出力に対し【使用可能どなり、これによ
り２進数００１１のゾーン・ニブルがＲＡ　Ｍ　２　９
６内のワードのニブルの１つに対し【コードされること
を可能にする。２進数０１００の時、［（ΔＭ２の〕′
ドレス・カウンタ８７におりるワード・アドレス・カウ
ンタが１だけ減分される。２進数０１０１の時、標識８
５がＤＡＬＵ８４がらの４つの標識ビットによりロード
される。２進数０１１０の時、ＲＡＭ２のアドレス・カ
ウンタ８７におりるワード・アドレス・カウンタが１だ
り増分されることによりＲＡ　Ｍ　２　９６を指定づる
。ＲＡ　Ｍ　２にス・１するアドレス・カウンタの増分
および減分はりブフィールドＦににって制御され、ＲＡ
　Ｍ　１に夕・１りるアドレス・カウンタの増分および
減分はザゾフィールドＣにより制御され°Ｃ１その結果
ＲＡＭ２とＲＡＭＩのアドレス・カウンタの増分Ｊ３よ
び減分を並列に行うことがＣきるのである。

２進数０１１１の時、標識８５に４３ける桁送り標識は
２進数１にセラ１〜される。２進数１０００の時、ｊス
ミ・・ｔ−ド・フリップフＩ］ツブがＣ１１−２８内部
に障害条件が生じたことを表示するよ・うニＩｘ　ッｈ
さレル。２進数１００１　（１）時、ＸＣＶＲ９７がバ
ス３７からデータを受取るように１４勢さ゛れ、フ２−
夕がデータ・イン・レジスタ９８においＣラッチされか
つ同時にｌ＜　Ａ　Ｍ　２のアドレス・カウンタ８７に
Ｊ３りるワード・アドレス・カウンタが１だり増分され
るＪ、うにｊ？−タ・イン・レジスタ９８がり１．」ツ
クされる。２進数１０１０の時は、Ｘ　ＣＶ　Ｒ９７が
バス３７がらデータを受取るようにｆ」勢され、またこ
れはデータ・イン・レジスタ９８に対して１」−ドされ
る。ＲＡＭ２のアドレス・カウンタ８７にお番ノるアド
レス・カウンタは、これど平（〕シて、ＲＡ　Ｍ　２　
９６における次に下位のワードがアドレス指定されるよ
うに１だＩ′Ｊ減分される。前のモツプにおける如く、
これは１＜ΔＭ２における連続Ｊるワードがバス３７が
らロードされることを許容するため有効である。

２進数１０１１（７）時、Ｘ　ＣＶ　１１９７が付勢さ
れ−Ｃデータを１≧ＡＭ２のデータ・レジスタ８８の出
力からバス３７に対し′Ｃ送出するど同時に、このデー
タはデータ・イン・レジスタ９８に対しｃＬＪ−ドされ
る。更に、ＲＡＭ２のノアドレス・カウンタ８７にお【
ノるアドレス・カウンタはまたり増分される。２進数１
１ｏｏの時、Ｘ　ＣＶＲ９７ババス３７に対して使用可
能状態にされ−（１（八Ｍ２のデータ・レジスタ８８に
お【〕るデータの出力を可能とし、同時にデータはデー
タ・イン・レジスタ９８に対してＬ：１−ドされる。更
に、ＲＡ　Ｍ　２９６における次に下位のワードが指定
されるにうにＲＡ　Ｍ　２のアドレス・カウンタ８７に
Ｊ３けるアドレス・カウンタが１だり減分される。２進
数１１０１．１１１０および１１１１により指定される
モツプは使用されない。

［商業五１輝ソフトウェア命令データのタイプ］ＣＩＬ
２８ににり取扱われる３つの異なるγ−タのタイプとは
、１ｏ進データ、英数字データおよび２進データである
。１０進データおよび２進１゛−夕のタイプＬＬ固定小
数点の整数１＋ｒ＋を表わづため使用される３、英数字
ｊ゛−タのタイプは、１キスト情報の英数字、数字おＪ
：び句読点を表わすのに使用される。ＣＩ）　Ｕの商業
８１８７ソ７１〜ウエア命令は、１０進データに対りる
粋術演停および英数字データに関りる編集操作を可能に
づる。これらの商業Ｊ１粋ソフト・つ１ア命令は、Ｍ　
Ｐ、Ｕ　３０と関連しＵ　ＣＩ　ｌ−２８により実施さ
れる。

各タイプのγ−タの情報の１１５位についでは、１ア１
ヘム」と呼ぶことにする。表７は、データ・タイプの１
つの関数とし”（のピッ１〜におりる１つのア１〜ムの
人きさを示り−８ ７１−ムの大きさ データのタイプ　（ピッ［・数） ストリング（アンパック）　８ １０進数 パック１０進数　４ 英　数　字　８ ノアトム□の人ささ ＊　（註）これは、単精億の２進数が２つのア１〜ム叩
ち１６ビツトからなるが、２１８精度の２進数は４つの
アｌ−ム即ち３２ビツトからなることを意味する。

Ｅ３ビットのアトムはまた「バイト」とも呼ばれ、４ピ
ットのア１〜ムはまた「ニブルＪとも呼ばれる。

第５図は、望ましい実施態様の１６じツ１−・ワード内
のバイトＯとパイ１へ１の位置を示している。

第６図は１６ビツト・ワードにおりるニブルＯ乃至ニブ
ル３の位置を示しでいる。これらピッｌ−はＯから１５
まで番号がイ（１され、第５図おにび第６図に示される
ようにピッ１−〇は最上位ビット（ＭＳＢ）であり、ビ
ット１５は最下位ビット（Ｌ　Ｓ　Ｂ　）である。

１０進データは、ストリング（アンパックとも呼ばれる
）またはパック形態のいずれでも表わすことがＣさる。

１０進Ａペランドの最大長さは３１ｙ１−ムどなる（即
ら、もし個別の符号ならば、３０桁プラス符号となる）
。１０進数は整数として取扱い、小数点は最下位ビット
の右側にあるものとりる。１０進オペランドは符号イ」
きまたは符号なしどりることができ、符号を（＝Ｊさむ
い時【よ止どする。

ストリング数 【よメ−しり一内で１バイ１−を占める。これら１０進
数はどのパイ１−の境界におい−（ム初めおよび（また
は）終りどりることがＣきる。１０３１！：ストリング
数の４つの最上位ピッ１〜は、零ビットと呼ばれる。１
０進ス１゛・リング数の４つの最上位ビット・は数のＩ
ｎを定義りる。下位の４つのヒツトに対しＣはコードＯ
〜９のみが有効どなるが、さもなりれば違法の文？（Ｉ
Ｃ）のトラップが生じる結果となろう。零ビットは入力
の際ハードウェアによっては検査されないが、出力時に
３の１６進数（２進数のｏｏ’ｉｉ＞にレッ！−される
ことになる。

１０進ストリング数データは符号を付したりイ］さない
でＪ３　＜ことができる。符号を付さない場合は、オペ
ランドは止ど考えられ、その長さは単に数を示すのみで
ある。符珂を（１１時は、オペランドは先行装置の別個
の符号、後方の別個の符号、または後方のＡ−バーパン
ヂ符号のいずれがどりることがぐぎる。

Ａ゛ペランド長さはまた旬月の性質をも有する。

パックされた１０進数（アト・ム）は、メ七り−にＪ３
いて４ピッｌ〜即ち半分のバイト位動にプルともげばれ
る）を占める。これらの数はどの半分のパイ１〜の境界
において：ｔ）初めおよび（または）終りどりることが
できる。パックされた１０進数に対する叩−の有効な：
Ｉ−ドは０〜９であるが、さもなりれば違法の文字１−
ラップが生じる結果となろう。

パックされた１０進データは、符号をイＪｇがあるいは
付さなくともよい。符号を（＝Ｊさない時は、オペラン
ドは正と考えられ、その長さは甲に桁を示Ｊに過ぎない
。符号をイ］り時は、首シ］はオペランドの最下位のア
トムとなる。オペランドの長さは符号のアトムを含む。

７１号は、指定のある時後に続く別個のものに過ぎず、
即ちオペランド・フィールドの最も右のアトムに過ぎな
い。英数字オペランドは、Ａ　Ｓ　Ｃ■の７ビツト文字
ＩＪＸらなる。

それらの最大の大きさは、他に規定のな（Ｘ限り２５５
文字である。各英数字のアトムは８ビツトの１バイトを
占める。メモリーにお【プる英数字ストリングは、奇数
または偶数のバイトの境界において始めおＪ：び（また
は）終り、また□はその両方であり得る。

２進Ａペランドは、１６ビツト長または３２ピット長く
即ち、１または２ワード）のいずれでもあり得る。これ
らオペランドは２の補数であり、このため最上位ビット
は符号ビット・であり、２進小数魚は最上位ビットの右
側と゛りる。

メモリーにおける２進オペランｌ’　Ｇ、Ｌ、奇数ｊ二
たは偶数のバイト境界のいずれかにおいて始めおよび（
または）終りとりることができる。

し基本ソフトウェア命令」 ７つのタイプの基本的なソフトウェア命令があ分岐、長
いシフトおよび短いシフト、短い即値、入出力、半二重
オペランド、および二重オペランドである。半二重およ
び二ｍ７１ペランドの基本ソフトウェア命令のためのフ
ォーマットは第７図に示される。

［商業計算ソフトウェア命令１ ＣＰｔＪ２０の商業計算ソフトウェア命令は下記の如く
分類される。即ち、数字、英数字、編集および分岐であ
る。

商業針幹分岐命令の）Ａ−マットは、第８図に示される
如きＣＰ　ＩＪ分岐命令のそれと同じものである。但し
、 ＯＰ　Ｃ０ＤＥ： 商業Ｒ１算ソフトウェアの分岐命令の１つを指定 Ｄ　ＩＳＰＬＡＣＥＭＥＮＴ　： ワード数の前後の変位によるソフトウ ェア命令を指定 商業計篩の数字、英数字および編集のラフ１−ウＪｌ　
ｉ）命令のためのフォーマットは、第８　Ｇ−１図乃￥
８．第８０−３図に示される。但し、０１）　Ｃｏｔ）
Ｅ： 商業品１０ソフトウェア命令の１つを 指定 １）ｌ）ＩＩ： オペランドのタイプ、大きさａ３よび場所をデータの記
述子が指定。ＤＤｌは 最初のデータ記述子を示し、ＤＤ２は ２番目の、またＩ）　Ｄ　３　Ｇ；Ｕ　３番目のデータ
記述子を示す。

ＬＡＢＥＩ−ｎ： ４Ｋまでの遠隔データ記述子のいずれ かをアドレス指定−リ−ることができる１２ピツトの変
位。ラベル１は最初のデ ータ記述子を示し、ラベル２は２番目 の、またラベル３は３番目のデータ記 述子を示Ｊ０ 商業ｈ！篩ソフトウェア命令は、データ記述子に＋　１
＋　ｒ”＋　□、−１１−Ｌｌｌ　４　／’ｌ、　Ｊ＋
ｉ　ｅ　リ　−１Ｍ　−Ｊ−＃　？Ｉ　’／　ｌｊ　Ｃ
７？　−ｄ−ることがぐきる。データ記述子（ＤＤ）は
メモリー内のオペランドのタイプ、大きさおよび場所を
百■るため用いられる。

第８０−１図は、命令により使用される１乃至３のＡ°
ペランドを記述Ｊるイン・ライン・データ記述子を用い
る商業副０ソフトウェア命令のフォーマツ１〜を承り。

第８□０−２図は、遠隔データ記述子を用いる商業計算
ソフトウェア命令のフＪ　−マットを示し、第８Ｃ−３
図Ｇ、Ｌイン・ラインおにび遠隔データ記述子の組合せ
を用いる商業詔尊ソフ１−ウ−［ア命令の）１−マット
を示°す。遠隔データ記述子においては、ビット１２乃
至１５が２進　”数置〇ある。

命令コードの１つの機能として、１つのデータ記述子は
、１０進ＤＤ、英数字１）　Ｄ、または２進ＤＤのいず
れでよい。

１０進ＤＤは、全ての数字ソフトウェア命令および数字
編集命令によって示唆される。１０進ＤＤは、ストリン
グ１０進データまたはバンク１０進データ示リ−０この
ＤＤのフォーマツ１〜は第９図に示される如くである。

但し、 ＷＯ１又ｌ）１： Ｃ１，Ｃ２，Ｃ３− ヒツトの制御ｄ３よびアび符号の情報の指定 １　＝７’ｌ〜ム数におりるオペランドの長さの指定 −「−データ・タイプ、即ちストリングまたはパック・
タイプの指定 ＣＡＳ＝ 商ｉ　ｉｔ　ｉのアドレス・シラブルの指定ＷＯＲＤ２
： ワード２の内容は、変（ｆ／またはＣＡＳにＪ：り定義
される如き即時オペランド（ＩＭＯ）のいずれかである
。

英数字ＤＤは、全ての英数字ンノトつ」−ア’ａｌｌ令
および英数字編集ソフトウ］−ｊ′命令によって示唆さ
れる。英数字１）　ＤのノＡ−マツ１へは、第９図に示
されるものとや）類似りるが、これ以上記述リ−る必要
（よない。

商ｔｉｔ淳ソフトウ］ア命令は、商業計り１のｊ′ドレ
ス・シラブルと呼ばれるファイルを介してアドレスの照
合を生成規る。非分岐命令のためのＣΔＳフィールドの
分解能は、通常オペランドを指り有効アドレス（ＦＡ）
の形成覆る結果となるが、またオペランド（即ら、即１
：Ｊ　Ａペラントンを直接記述することができる。

ＣＡＳは、ビット９乃至１１がアドレス修正子どして使
用されるデータ記述子の７ビツトのフィールドであるが
、ビット１２は一般に直接または間接のアドレス指定の
どちらを用いるかを表示りるｌｃめ使用され、ピッ１〜
１３乃至１５は基底レジスタ数を表示するため使用され
る。

商業語口ソフトウェア命令の定義は、ア１〜ム・レベル
にＪ３Ｌプるデ〜りの、１Ｘ後の指標の支持となる。

この指標値は７１〜ム単位であり、これはＤＯにｄ３い
て規定されるデータ・タイプと対応するように自動的に
調整される。

［商業Ｈ１算数値ソフトウェア命令］ 問題となる商業ｆｆ１ｔ　Ｎ数字のソフトウェア命令に
ついては、以−トに記述りる。

２進数から１０進数の変換（ＣＩ３１．）　）は２進１
）　１．）　１の内容を移動し−にれを変換し、また１
）Ｄ２の内容（即ち、変換され［１）　Ｄ　２１に格納
され！こし１つ１つ１」）にｄ３１．ノる１０進ストリ
ングまたはパックされた結果を置く。商業ηｔ　ｎのＯ
Ｖ　４３よびＳ　Ｆ標識は結果の関数としてセラ１〜さ
れる。

「商業Ｍｏ命令１」シックの詳細］ 第２図の商業５１粋命令し１シツク２８は、第１０Δ図
７’Ｊ至第１０Ｄ図において最も詳細に示され（いる。

第１０Δ図は主としてＲΔＭ１８１Ｊ３　Ｊ：びその関
ｊｔするアドレス指定１」シックの構造を示し、第１０
Ｂ図は主とし−（１＜　Ａ　Ｍ　２おＪζびその関連り
るアドレス指定ロジックの構造を示し、第１００図【Ｊ
主にＤΔＬＵ８４の４ｊ４造をその人力および出力Ｊ３
　、ｌび標識８５ど其に示し、第１０Ｄ図は１にＣＩ　
Ｌ制御領域１００の構造を示し−Ｃいる。

第１０Δ図乃至第１０Ｂ図におい（は、前に使われ／ｊ
と同じ照合番号が、バードウＪ７は構の作動のため必要
な３１′絹な回路に加え（示され（いる。

第１０Δ図乃至第１０１つ図においては、種々の素子の
入力ｄ３よび出力のいくつかにおりる小さな丸を用いて
反転入ノｊまたは出力をそれぞれ承り。

［商業１ｊｌｌｏ進ソノトウエア命令１望ましい実施態
様においＣは、商業晶１粋１０ｉ升ソフ；・ウコ−）’
＃令の実１１時間を短縮りるためＣＩＬ２８を利用Ｊる
ようにＣＰ　Ｕ　２０により１ｊなゎれる１０進算術演
算がマイク「１ブ１」グラ１．］されている。例えば、
商業計算１ｏ進がら２進ソフ１〜ウエア命令の変換は、
先行零の取払いのため左から右へＲＡＭＩ　８１をアド
レス指定Ｊる能ツノを用いることにより速瓜がすめられ
る。市販のラフ１〜ウエア命令の２班から１０進への変
換は、同じデータを両りの入力に送らＶるＬ）　Ａ　Ｌ
　Ｕ　８４の能力を用いることにより、また変換された
値を受取るフィールドを零の数に予めセットしかつ変換
が進むに伴い必要に応じで（桁送りが生じる時）受取り
フィールド長を増加°りることにＪζり速痕が大きくな
る。

ＣＰ　Ｕ　２０がある商業６１筒ソフトウエア命令を実
行する時、Ｍ　Ｐ　ＬＪ　３０　＃３　Ｊ、びＣＩ　Ｌ
−２８ハ、ＲＯＳ　２４に格納されたマイクロ命令の制
御１下で必要なモツプを実流Ｊるため並列に作動づる。

マイクロ命令のピッ１−〇〜４７Ｇ、１Ｍ［）（）３０
の作動の制御のため使用され、マイクロ命令のどツ１〜
３５）〜５５はＣ１１２８の作動の制御のため使用され
る。Ｍ　Ｉ）　Ｕ　３０または商業計募命令ロジック２
９の制御のためのマイクロ命令のピッｈ　３５７！Ｊｌ
ｆ４７の使用は、特殊制御フィールドのサブフィールド
への値に依１７−りる。商Ｗ４　ｔｉｌ　４？ソ−ノ１
−ウ」−ア命令の実施に際して、ＭＰＵ３０は、１：記
憶賛同１０からのソフトウェア命令の読出し、ソノ］−
ウ」ア命令の復号、主記憶装置１０からのオペランドの
読出し、２進データに対づ”る乞１術演算、シフ１〜Ｊ
３にび論理演尊の実施、および主記憶装置１０に対Ｊる
演ｎ結果の書戻しのため使用される。商業計棹ソフトウ
ェア命令の実１’Ｊ中、ＣＩ　Ｌ、　２８は１０進デー
タおにび英数字デー、夕に関する論理病ｎ−３よびシフ
ト操作のため使用される。

への変換］ 望ましい実ＩＭ態様のＣＩ）　Ｕににり行なわれる２進
から１０進への変換操作について以下に述べることに覆
る。当技術にａ５いて周知の２進フＡ−マットの数を１
０進フＡ−マツし・数へ変換する１つのｈ法は、初期の
１０進部分和を零にセラ１〜′１ＪるＣとであり、また
２進数内の各ビットが試験ひきるようにシフＩ〜可能な
レジスタにこの２進数を置くことである。この２進数は
次にｊＪ上上位ビット位位置ら始めて試験され、次に部
分和はこの部分和のそれ自体への１０進加紳を行ない、
かつ部分和の最下位ビットに対する桁送り入力として試
験されるビットに加Ｃ）されることにより２倍される。

このブＤ　ｔスは、次に、各ピッ１〜が試験されるまで
２進数内の更に上位ビットから最下位ビットへの走査が
反復される。２ｕ数内の１つのビットが、試験中の２進
数のビット・と等しくセットされる１０進部分和の最下
位ピッ１〜に対重る桁送りにより試験される毎に、１０
進部分和はぞれ自体に加Ｃンされる。このプロセスは問
題ないが、もし２）Ｗ数が３２ビツトの２進数であれば
、部分和の３２回の１０進加和）を１１なわねばならな
いように、部分和の１０進加樟が変換中の２進数内の各
桁につい（（ｉなわれな【〕ればならないため時間がか
かり得る。これらの加静は１．この加ｐが２進数の肢さ
により表わされる最も大きな数（２の３２＠、プラス棺
号ビット）を保持するために必要となる如き多くの１０
進数を含む部分和について行なわれるならば、非常に長
いものとなり得る。

望ましい実施態様のＣＰＵにおいでは、もし２進数が１
６ビツトＣ表わされかつ最上位の８ピツ１〜が仝て零ぐ
あるならば、８つの最初のピッ１−が取払われることに
より、部分和について行なわれる必要がある１０進加算
の総数を少くづ“るよう、に２１数内の先行零を最初に
取払う改善された方法が用いられる。第２に、部分和の
長さは、最初１つの１０進数に等しくレツ１〜され、こ
の長さは、部分和のみの各加算が如何なる時にもこの部
分和を保持りるため必要な桁数に対づ、る１０進加剪を
行なうため必要となるＪ、うに、部分和内の１０進数の
数が増加す゛る時のみ調整される。

第１１図に示される如きｈ法の詳細な７０−ヂｌシー１
・に関して、２進１０進変換操作のある特定の事例につ
いて双手に論述Ｊ、る。望ましい実施態様においＣは、
この２進１０進変讐の商２泪律ソフトつ１ア命令は、オ
ペランドどしてこれに与えられる２進数を必要とし、こ
れを１０進数に変換し−Ｃその結果をオペランド２に対
し−Ｃ指定されたフィールドに格納する。以下の事例に
ａ３いては、−３７の２進数が後に符号をイ］シたパッ
ク１０進フイールド内に置かれるべき１０進数に変換さ
れることになる。望ましい実施態様にＪ３いては、２の
補数形態で負の２進数が表わされる。

以下に示゛り事例の２進１０進変換の場合においては、
Ｃ１３Ｄソフトウェア命令が下記の如く１記ＩｃＬ装置
の場所１０００にあるものとする。即ら、事例のＣＢ　
Ｄソフトウェア命令は、 記憶場所の アドレシング　メ−［り一内容 （１６進数）（１６進数）　意　味 １０００　００２７　ＣＢ＋）命令コード１００１　０
２０７　データ記述子１ （ＤＤＩ）ワード１ １００２　１１０２　データ記述子 （１）Ｉ）１）ワード２ １００３　６４８７　データ記述子２ （ＤＩ）２）ワード１ １００　／Ｉ　１２０　／Ｉｆ−夕闇）ボ子２（ＤＤ２
）ワード２ データ記述Ｆ　Ｄ　ｌ）　１　＃３よび１〕Ｄ２は下記
の如く復号される（第９図参照） ＤＤｌ：Ｔ＝Ｏ，ス［・リング （２進数ＤＤはスＩ〜リングＤＤ） ＣＩ　＝Ｏ：　ＯＰｌは左のバイトにおいＣ始動する Ｌ＝＝２：１６ビツトの２進オペランドＣＡＳ：ＯＰＩ
は基底レジスタ７、の内容プラス１１０２の変位により
アドレ ス指定されるワードＣ始動する。

もしＢ７が１６進数１０００の値 を（１づる４菰らば、ＯＰ　１４よ１６進アドレス２１
０２に見出される。

１）Ｃ２：Ｔ＝１；パックされｌこ１０進数ＣＩ、Ｃ２
＝０１　： ０１〕２はニブル１で始動りる。

Ｃ３＝１：後方の符号 Ｌ＝４：３つ（７）数字ａ３よび１　ツ（７）　？’：
Ｊ号ＣΔ　Ｓ：ＯＦ２は基底レジスタ７の内容プラス１
２０４の変位によりアドレ ス指定されるワードにＪ３いて始動 りる。８７は１６進数１０００を 含むため、Ｏｌ’）　２はアドレス１６進数２２０４に
見出される。

２つの補数形態にお１Ｊる一３７′ｃあるＯＰｌは、下
記の如く主記憶装置に現われる。即ち、記憶揚１すｉの アドレス　メモリー内容 （１６進数）　（１６進数） ２１０２　Ｆ　Ｉ−Ｄ　Ｂ 変換された数が格納されるべき０１）　２は下記の如く
主記憶装置に現われる。即ち、 記憶場所の アドレス　メモリー内容 −（”Ｉ　（３進数）　（１６進数） ２２０４　Ｎ　Ｘ　Ｘ　Ｘ ２２０５　３　Ｎ　Ｎ　Ｎ ｌｊ　ｌ、、Ｎ　Ｌ；Ｌ変換された数がレットされる時
保存されなりればならない近隣ニブル。×は変換された
数の１０進数が格納されなりればならない場所。

Ｓは変換された数の符号が格納されるべき場所。

」−記の事例のＣＢ　Ｄの商業ム１算ンフトウエア命令
の実行については、第１１図に関して次に記述りる。第
１１図は、ＣＢＤソフトウ−１７命令を実行ＪるためＣ
Ｉ）　Ｕ　２０により使用されるマイクロルーブンのフ
ローヂレートである。それらの次の名前により示される
ＣＢＤ−００１の如き第１１図にお（）るブ１コックは
、ラフトウ１ノ？命令の実施のためＭ　Ｉ）Ｕ　３０お
よびＣＩ　ｌ−２８ににり行なわれる機能を全体的に示
している。これらブロックのあるもの【よ、１つ以上の
４８ま／ｊ　ｔよ［）６ビツトのマイク［１命令を表わ
りことができるが、その形態は第３図に示されでいる。

商業Ｍ算ＣＩ３　＋）ラフ１−ウェア命令に特定する第
１１図に示されるマイク［ｌルーブーンに入る前に、Ｃ
Ｉ）　Ｕ　２０は実施されるべき動作のタイプを判定Ｊ
るため実行中のラフ１−ウェア命令の最初のワードを調
べる。−・１−ｉ命令の最初のワードに１１３ける命令
］−ドを探Ｊことににり決定される如き１０進演ｎであ
ることが判定されると、ＣＰＵ２０は次に主記憶装置お
Ｊ：びＡペラノド１が始まるワード内の位置を決定り°
るためデータ記述子１と関連するアドレス・シラブルの
復号に進む。この時、ソフトウェア命令のこの前端処理
は、ブロックＣＢＤ−０００におりるＣＢＤルーチンに
分岐りるマイク［コブロセツ４）°において継続する。

ＣＩ３０−、’　０００にＪ３いで２進１０進変換ルー
チンに入る時、これがオペランド１がＣＩ）　Ｕに送ら
れる第１の経路であるか、あるいはＡ−ベランド２がＣ
ＰＵに送られる第２の経路であるかを判定する。もしこ
れが第１の経路ぐあれば、ファームウェアはブロックＣ
ＢＤ−００１に分岐し、これがオペランド１（変換され
るべき２ｆ数）をＭＰＵ３０に取入れる。第２の経路に
おいては、シフｌ〜されて最上位ビットから始めて一時
に１ビツト・ずつ検査することができるにうにブロック
Ｃ１３１）　−〇〇３おＪ：びオペランド２に入る。こ
の時ブロックＣＢＤ−ＯＯ１は命令の前端のルーチンに
対して存在し、これは最終的にはブロックＣＢＤ−００
０へ戻ってブロックＣＢＤ−００２に入る第２の経路を
実施する。ブロック１３ＣＤ−００２はデータ記述子２
を分析して、フィールドの変換された数および長さを保
持”りるオペランド２のフィールドの始めと終りの位置
を決定する。この時、変換され１＝数が主記憶装置にお
りるこのフィールドに対し格納される時、その近隣がセ
ーブできるようにブロックＣＯＤ−００３がオペランド
２を取込む。変換された数が格納きれるフィールドであ
るオペランド２は、ブロックＣＢＤ−００３の終りにＲ
ＡＭ２のセグメント・１が下記の如き変換された数のフ
ィールドを含むように、ＲＡＭ２のセグメント１に持込
まれる。即ち、 ＲＡＭ２の　ＲＡＭ２の 記憶場所　内　容 遅ユυＵ　−←℃旦ＩＪ〇− ２０ＮＸＸＸ’　ｔ／メンｌ”１ ２１　８ＮＮＮ　０Ｐ２−変換さ れた数を受取る フィールド この時ブロックＣＢＤ−００４に入り、オペランド１の
２３に数の符号のテストが行なわれる。もし変換される
べき２進数の符号が負であれば、２進数Ａベランドに関
する２の相補操作を行ない、かつ結果の符号が負である
ことを知るため、ブロックｃｌ−ｏｏ４がＣＢＤ−００
５に分岐する。

次にブロックＣＢＤ−００５番よブ【コックＣＢＤ−０
０６へ出、このブロックが適当なビット・カウンタを、
ｂし１６ピツトを含む単精度の２進数が変換されるなら
ば１６ビツトに等しくなるように、またもし３２ビツト
を含む２（ｇｒＩｉ度数が変換されるならば３２に等し
くなるようにセットアツプする。次に、ブロックＣＢＤ
−００６はブロックＣＢ　＋）　−００９へ出る。もし
ブロックＣ０Ｄ−００５が変換されるべき２進数が正の
数であることを判定するならば、ブロックＣＢ　ｌ）　
−００７に入り、その結果が正であることを表示するフ
ラッグがセットされる。この時、ブに１ツクＣＢＤ−０
０７はブロックＣＢＤ−００８に出、このブロックがビ
ット・カウンタを、もし変換されるのが単精度２進数で
あれば１６に、またもし変換されるのが２倍精度の２進
数であれば３２に等しくなるようにレットアップ４る。

次にブロックＣＢＤ−００９に入り、最初の非零２進ビ
ツトに遭遇するまでＭＰＵ３０内の２進数が左方にシフ
トされ、変換されねばならない２進フイールドの１６乃
至３２ビツトの長さが２進数に残る零でない数を反映Ｊ
るにうに調整される。

もしブロックＣ′ＢＤ−００９が変換される２進数内の
全てのビットが零Ｃ，あることを判定覆るならば、ブ５
０ツク（、ＢＤ−・００９はルーチンＣ１３１１−０２
０である結果零のルーチンに出る。もし変換されるべき
２進数が零でなＧ）れば、ブ【ＪツクＣｌ５Ｄ−００９
は全ての先行零を取払った後ブロックＣＢＤ−０１０に
出、これが２進数零を１０進フＡ−マツ１〜における変
換された２進数を保持りるオペランド２のフィールドの
装置の位置へ２進数零を置く。Ｃ０Ｄ−０１０の終りに
、ＲＡ　Ｍ　２のヒゲメン［・１におけるオペランド２
のフィールドは下記の如くどなる。即ち、 ＲＡ　Ｍ　２の　ＲＡ　Ｍ　２の 記憶場所　内　容 （１６進数）　（１６進数） ２０　ＮＸＸ０　セグメント１ ２１　８ＮＮＮ　０Ｐ２−０の １桁の部分和 ブロックＣＢＤ−０１１は、この時、ブロックＣＩ３　
＋）−０１９である加粋ビットに出る。ブロックＣＢＤ
−０１９は次に、部分和の単位桁が１０進部分和の２倍
演亦の間それ自体に加鋒される時使用される２進数１を
繰出し標識が持つように、標識８５内の繰出し標識をセ
ットりる。最初の時間の経過において、繰出し標識はブ
１」ツクＣＢＤ−００９にｄ３いＣ変換されるべき２進
数を表示−りるＪ：うに無茶ｆ′１にヒツトすることが
でき、その結果そのＩ］、’７２進数の左端において演
ｎ中のピッ］〜が２進数１′ｃあることが判る。標識８
５内の繰出し標識のレットの後、ブロックＣＢＤ−０１
９はブ［ｊツクＣＢＤ−０１２にＪ３りる２イ８ルーヂ
ンに出る。

ブ１」ツタＣＩ’１Ｄ−０１２においては、その時の１
０進部分和がこれをぞれ自体に加鈴ツることにＪ、す２
倍となる。部分和の単位位置の繰入れビットは、その時
変換中の２進数内のビット・に等しくなるようヒツトさ
れる。ブロックＣＢ　Ｄ　−０１２においては、１０進
部分和のこの２倍操作は、アドレス・カウンタおよびニ
ブル・カウンタを初期化して部分和内の中位桁を含むう
−ドおよびニブルを指示することにより行なわれる。こ
の事例においては、ワード・アドレス・カウンタはレグ
メン１へ１のワード０である２ｏに￥Ｊ’　Ｌ−１＜　
１！ツ１〜され、ニブル・カウンタは部分和におりる単
位位置である第３のニブルを指定りるように３に等しく
なるようレグ［−される。また、標識８５は、違法の標
識が零に等しくヒツト２され、ま／、：　＝　９４３に
び−Ｏの標識が２進数１に等しくレットされるように初
期化される。これは、（ツブＣＲＥ　Ｓ　ＥＴを実施り
ることにより行なわれる。標識８５の繰出し標識は、２
進数におい゛（検査中のじツトの２進状態に等しくセッ
トされ、もしこのビットが２進数１ならば２進数１に、
またらしピッｌ−が２進数零であれば２進数零に等しく
セラ１〜されることになる。

次に、ＣＩＰＤＵＢ、ＣＷＲ［Ｓ２、ＣＬ　Ｄ　ＦＬ、
　ＤおよびＣ−１−Ｄ　Ｃｌ−２なる七ツブを含むマイ
クロ命令が実行される。これらの−しツブは、Ｆ＜　Ａ
　Ｍ２のアドレスおよびニブル・カＣクンタにＪζすｔ
Ｎ示されるニブルを１＜八Ｍ２のニニブル・マルヂブレ
クリ８９から２イＲのマルチプレクサ８３を介してＤΔ
ｌ　Ｕ　８　／Ｉのボート八に対して持込み、かつＲＡ
Ｍ２からの同じニブルをＲＡ　Ｍ　２零のマルヂプレク
１）９０から１〕ΔＬ　Ｕ　８４のボ〜１−８へ持込む
という結果を右し、またこれら１０進数の４ピツ１〜の
結果がｌ＜Ａ〜１２内の同じニブルに対して書戻され、
１）八Ｌ　Ｕ　８４からの標識ピッ１〜が標識８５内に
格納される。イの時、ニブル書込み制御装置８６内のニ
ブル・カウンタが次に１だけ減分されて１０進部分和を
保有ＪるＲＡＭ２内の次に上位の桁を指示し、−すしニ
ブル・カウンタが０を経゛（減分りるならばアドレス・
カウンタは１だり減分される。このマイクロ命令は、部
分和に含まれる有効桁数に依存して反復される。ブにｌ
ツクＣＢＤ−０１２を経由覆る最初に、このマイクロ命
令が−・時に−・回しか実行されないように部分和内に
は１１１１１つの有効桁しかない。望ましい実施態様に
Ｊ３りるＤＡＬＵ８４のボート・ＡおよびＢの両方をＲ
ＡＭ２の出力から送出覆るという能力は、ＲＡＭ２内に
含まれる部分和を２イ８にりる非１；シに右動的な方法
を提供り°る。ブト１ツクＣＢＤ−０１２が最初に実行
される時点の終りに、１く△Ｍ２のレグメント１に格納
された部分和は一ト記の如くどなる。即ち、 ＲＡＭ２の　ＲＡＭ２の 記憶場所　内　容 （１６ｉｉｉ数）　（１６進数） ２０　ＮＸＸＩ　レグメン１〜１ ２１８　Ｎ　Ｎ　Ｎ　ＯＩ）　２−１の１桁の部分和 ブ［」ツクＣＢＤ−０１２にＪ３いでｔうなゎれる部分
和の２倍操作もまた、もしＡペラノド２が２進数００１
１と等しいゾーン・ニブルを右づるようにストリング・
タイプの１０進数であるならば、ゾーン・ニブルの書込
みおよび飛越しを行なうマイクロ命令を含む。

１０進部分和に仝Ｃの数を加算した後、ブロックＣＢＤ
−０１２は、そのｍ１部分和に用いられないＡベラノド
２のフィールド長内に桁が残るがど・うかに従っＣ分岐
りるブＵＪツクＣＢＤ−０１３へ出る。この分岐は、Ａ
ペラノド２の長さマイナス部分和のその時の長さと等し
い餡を含むカウンタを調べることによって行なわれる。

もし部分和の長さがＡペラノド２の長さよりｂ短かｔノ
れば、ブロックＣ［３１）　−０１３がブロックＣ１３
Ｄ−０２７へ分岐し、このブロックは１０〕■；部分和
がそれ自体に加算された時、最上位桁の繰出しが行なわ
れ／ｊかどうかをフ２ストりる。もし部分和の最上位の
１０進数の繰出しが行なわれなかったならば、ブロック
ＣＢ’Ｄ−０２７はブロックＣＢＤ−０２９へ分岐覆る
。ブロックＣＢＤ−０２９においては、ＤΔＬ　ＬＪ　
８４にＲＡＭ１零のマルチプレクサ８２からボート△に
対する１０進数零を送ることにより、また繰入れどして
２進数１に加寥ンづる間）犬ＡＭ２ＴＷのマルチプレク
サ９０からの１０進数零をボートＢに送ることにＪ：っ
て、１０進部分和にお【ノる次に更に上位の桁に対して
１０進数１が出込まれる。１０進部分和の次に更に上位
の桁におりる１０進数１の書込みは、ＤΔＬ’Ｕ”８４
の出力をＲＡＭ２に対して吉込む′ＥツブＣｌＮ０＋）
１、ｃ　Ｉ　Ｎ　Ｏ１１）　２、ＣＲＲＥ　Ｓ　２、Ｃ
Ｌ　Ｄ　ｌ−Ｆ　Ｐ　Ｊ３よびＣＴＩ）Ｃ１２を含むマ
イクロ命令によっ−Ｃ行なわれる。その後ブロックＣＢ
　＋）−０２９は、次に１０進部分和がそれ自体に加咋
される時増加した長さが用いられるように１０進部分和
の長さを増加する。

次に、ブロックＣＩ３　Ｄ　−０３０は、１０進部分和
を１桁だり拡張するためＡペラノド２において左方に何
等かの余地が残されているかを判定づるためブロックＣ
ＢＤ−０１３において比較を行なうことができるように
１だけ使用可能な桁の力１クントを減分する。この時、
ブ１］ツクＣＢ　ｌ）　−０’　３０は１０ツクＣ１３
Ｄ−０２７に出、このブ【ニｌツク【３１次に変換され
るべく残された２進数におけるビットのカウントを判定
する。次にブロックＣ’ＢＤ−〇１６に入り、次に低い
順位のビットを変換されるべき位置に移動さけるため２
進数を左方に１位置だリシフトする。ブロックＣ０Ｄ−
０１６は、これから出ると、もしビット・カウンタが変
換するビットが更にあることを表示するならばブロック
ＣＢＤ−０１７へ分岐し、またもし全てのビットが変換
されたならばブロックＣＢＤ−０２０へ分岐づる。もし
変換Ｊべきこれ以上のビットがある場合は、ブロックＣ
ＢＤ−０１７は、１０進部分和を２倍する時にカウンタ
が使用できるように、部分和にお【ノる１０進数を表示
するカウンタをヒツトアップ（る。次に、ブロックＣＢ
Ｄ−０１７は、しし２進数において変換されるべきその
時のビットが２進数零であればブ１コックＣＢ　Ｄ　−
０１８へ分岐し、またもし変Ｊ！ｌ−ｎべきその時のビ
ットが２進数ｉ　’ｒあればブ１］ツクＣＩ３　Ｄ　−
０１９に分岐りる。

ブロックＣＢＤ−０１８はＤＡＬＵ８４の繰出し標識を
リセットするが、これは変換されるべきその時のピッ１
−が２進数零であるｌこめである。変換りべぎその時の
ピッし・が２進数１′ｃあるため、ブロックＣＩ３　Ｄ
　−０１９はＤＡＬＬＪ８４の繰出し標識を２進数１に
セット−りる。ブロックＣＢＤ−０１８おＪ：びブロッ
クＣＢＤ−０１９は共にブロックＣＢＤ−０１２へ出る
が、このブロックは上記の如く１０進部分和を２１８し
繰出し標識をｔｌｉ位位置に加算りる。

部分和を２倍した後、ブロックＣＢＤ−０１２は、Ａベ
ラノド２のフィールド長さ内に不使用の桁が残っている
かどうかを再びテストするためブロックＣＢＤ−０１３
に出る。このデス］州Ｊ　１ｉｉｊ述の如く分岐し、そ
のプロセスは２進数内の全てのビットが変換されるまＣ
継続される。ししこの変換過程において部分和の長さが
零Ｃある使用可能な桁カウントにより示される如くΔペ
ラノド２の長さに達づるならば、ブロックｃＢＤ−０１
３はフロックＣＢＤ−０１４へ分岐り゛ることになる。

ブロックＣＨＤ−０１４においては、更に変換されるべ
き２進数ビツトのカウンタを表示覆るピッ１〜・カウン
タは１だり減分され、次いで部分和の最上位ビットの繰
出しが行なわれたがどうかを調べるためテストが行なわ
れる。もし繰出しが行なわれなかったならば、ブ１］ツ
クＣＢ　Ｌ）　−０１４がブロックＣＢＤ−０１６へ出
る。しかし、もし１０進部分和の最上位桁の繰出しが行
なわれたならば、部分和にお【ノる最上位桁の繰出しを
保持Ｊるため１０進部分和において１つ以上の桁が必要
とされるため、指温れ条件が存在し、ブロックＣＢ　Ｄ
−０１５は後で調べられる指温れ標識をレットづる。次
い（゛ブロックＣＢＤ−０１６に入り、変換されつつあ
る２進数内の次のピッ１へが然るべき位置ヘシ７１−さ
れ、このブ＋、：＋　Ｌ！スが継続リ−る。ブロックＣ
ＢＩ）−０１６が全てのピッ１−が変換されたど判断り
−る■４、このブ［Ｊツク【まブ［１ツクＣ１３Ｄ　−
０２０／＼分岐りる。

ブ［１ツクＣＢ　Ｄ　−０２０４；ｉ、次に、先行零（
ｄ３にび−ｂｂｚベランド２．がストリング１０進タイ
プであれば必要に応じてゾーン・ニブル）ににす、部分
和におりる最上位桁からＡ−ペランド２の最上位桁を経
てオペランド２のフィールドの残部を充填りる。変換さ
れた数が全−Ｃの１０進数零を含むように、変換中の２
進数が全て２進数零を含むことをできるだ【ノ早く判定
され１＝ならば、ブロックＣＢＤ−０２０にも進入りる
。ブロックＣＢＤ−０２０から出るど、ＩＲΔＭ２のセ
グメ・ント１に格納された如ぎ変換数は下記の如くであ
る。叩ら、ＲＡＭ２の　ＲＡ　ＩＶＩ　２の 記憶場所　内　容 （１６進数）　（１６進数） ２０　Ｎ　０３７　セグメント１ ２１　８ＮＮＮ　０１”２−まだ符 ５）が所定位置に 置かれない最終 的な部分和 次に、ブロックＣＢＤ−０２１に入り、商業８１輝ソフ
［−ウェア命令の標識が１９られ、指温れ（ＯＶ）Ｊ３
よび符号誤り（Ｓ　Ｆ−）標識ビットがクリアされる。

この時、ＲＡＭ２におりる結果のみが切捨てられつつあ
る最上位桁により切捨Ｃられた値を保有するように、２
進変換プロセス中に指温れ条件に遭遇したかどうかを判
定りるため分岐が行なわれる。もし指温れ標識がセラ１
〜されるならば、ブロックＣＢＤ−０２１がブロックＣ
ＢＤ−０２２へ分岐し、このブロックが市販のソフ１〜
つｌア命令の標識に指温れ標識をレッＩ〜し、トラップ
が使用可能かどうかに従って分岐を行なう。もしトラッ
プが使用可能であれば、ブロックＣ０Ｄ−０２３に入り
、商業ｊ１鋒ソフ１−ウ］−ア命令の標識は指温れ標識
レットと共に格納される。

もし１−ラップが使用１す能状態となら゛ないか、ある
いは２進変換過程において指温れが生じなかったならば
、ブロックＣＩ３０−０２１！Ｉに入り、変換された１
０３１！、数の符号がＲＡＭ２のセグメント１における
オペランド２内の符号ニブルに対しくセラ１〜される。

ブロックＣＢ　Ｄ−０２４の終りに、最終的な変換され
た１０進数（゛あるＲ　Ａ　Ｍ　２のログメンｈ　１の
内容は下記の如くとなる。即ち、ＲＡＭ２の　ＲＡＭ２
の 記憶場所　内　容 （１６進数）　（１６進数） ２０　Ｎ　０３７　ログメンＩへ１ ２１　ＤＮＮＮ　０Ｐ２−後方の 負の符号をイ１し た最終の変換数 （−３７） 次いでブロックＣＢＩ）−０２５に入り、商業８１算ソ
フ１〜ウエア命令の標識がそのハードウェア・レジスタ
内に格納される。

次にブロックＣＢ　Ｄ−０２６に入り、１ｏ進フＡ−マ
ツ１〜に変換されでその近隣ニブルど共にＲＡＭ２のレ
グメントコ内に格納された変換流み２進数はこの時、デ
ータ記）ボ子２に、にり示される如きオペランド２フイ
ールドに対づる主記憶装置に対して転送される。この転
送は、ＲＡ　Ｍ　２からのワードをＭＰＵ３０へ、また
これから主記憶装置へ移動りることにＪ：って一時に１
ワードずつ行なわれる。

２進から１０進へのソフトウ］−ツノ命令の以上の記述
から、変換プロセスの開始前に２進数における先行零の
ビットの取払いにより１０進部分和がイれ自体に対し加
算されな【ノればならない回数を大幅に少なくりること
ができることが理解できよう。更に、その時の１０進部
分和を保持づるに丁度充分な長さをｆＴりる１０進部分
和を使用することにより、部分和を２倍する時加停され
ねばならない１０進数が大幅に減少される。部分和の長
さは、１０進部分和の最上位桁の繰出しが生じる毎に１
桁ずつ増加される。望ましい実施態様は、和を保持する
メモリーど仙のメモリーの双方をそれぞれポー１−　Ｂ
おにびＡに対して送ることができるように、同じオペラ
ンドによるＤＡＬＵ８４のポー　ｈ　Ａ　４３よび１３
の両方を供給できることを用いることにより和が他のメ
モリーに格納される場所から他のメモリーへ部分和を複
写り−る必要を排除゛づることにより、Ｃ１１２８の利
点を更に活用覆るものである。

望ましい実施態様について本文に記述したが、当業者に
よれば他の変更も容易に示唆されよう。

例えば、異なるニブルおよびアトムの大きさにより異な
る表示を用いている１６ビツト以下または以上、および
１０進データ・フォーマットを有するワードに対して商
業３１詐命令ロジツクを用いるように適合することがで
きる。また、望ましい実施態様は特定のマイクロプロセ
ッサ−に関連して記述したが、異なるマイクロプロセッ
サまたは組合せロジックを有するＣ　Ｐ　Ｕと共に商業
上１ｎ命令ロジックを使用することができる。加えて、
商業側ｎ命令ロジックの制御は、異なる［ツブまたは組
合せロジックを用いＣ行なうことができる。同様に、種
々の粋術演算を実／１Ｍ′？ｌるため使用される方法を
異なるハードウェアを使用するように適合することがで
きる。

本発明についてはその望ましい実施態、様に関して示し
記したが、当業者には本発明の主旨および範囲から逸脱
することなく本文中および他の形態および細部における
変′更が可能であることが理解されよう。

【図面の簡単な説明】

第１図は本発明を用いたデータ処理システムを承り全体
的ブロック図、第２図は本発明の原理を実施する第１図
の商業４停命令［１シツクを示ずブ［］ツク図、第３図
は第１図のマイク１コブロセツザのマイクロ命令のワー
ド・フィールドおよび第２図の商業計算命令ロジックを
示す図、第４図は第１図のマイクロプロセッサの１つの
マイクロ命令り゛イクルのクロック位相の関係を示す図
、第５図および第６図は本発明を使用りるデータ処理シ
ステムの８ビットのバイトおよび１６ビツト・ワードに
お（）る４ビツトの一部の位ｎを示す図、第７図は第′
１図の中央処理装置により処理される単一または二車の
オペランドの基本的なラフ１〜ウエア命令のフォーマツ
１−を示す図、第８図は第１図の中央処理装置により処
理される商業計算ラフ１−ウェアの分岐命令のフォーマ
ットを示す図、第８Ｃ−１図乃至第ｆｌ　Ｃ−３図はイ
ン・ライン・データ記述子、遠隔データ記述子、および
イン・ラインおよび遠隔データ記述子の組合μを有する
商業計篩ソフトウェアの数字、英数字および編集命令の
フォーマットを示す図、第９図は第１図の中央処理装置
の商業副篩ソ７１〜ウェアの命令により使用されるデー
タ記述子のフォーマツ１〜を承り図、および第１０Ａ図
ＩＩＪ至第１００図は本発明による第２図の商業計算命
令ロジックにおいて使用される回路のロジックのブロッ
ク図、および第１１図は２進フＡ−マツＩ・におりる数
の１０進フＡ−マットへの変換を行なう商業ｉｆ　ｌソ
フトウェアの命令を実施するため第１図の中央処理装置
により使用される方法を示す７０−チＶ−トである。 １０・・・主記憶装置 １２．１４．１６・・・半導体モジュール２０・・・中
央処理装置（ＣＰＬＪ） ２２・・・モニター・ロジック ２４・・・読出し専用記憶装置（ＲＯ８）２６・・・主
バス ２８・・・商業計棹命令ロジック（Ｃ：ＩＬ）３０・・
・マイクロプロセッサ（ＭＰＵ）３２・・・データ操作
領域 ：３／′Ｉ・・・メ［リー７１狸装置（ＭＭＵ）３Ｇ・
・・制御領域 ３７・・・ゾ［ＩＬ／ツリ・パス ３８・・内部バス ４０・・・入出力（１／　Ｏ）　’！Ａ　ｉｆり／１２
・・Ｉ１０制り１ｊ装置ζｌ　４４・・・周辺装置７５
・・・ＲＡＭ１のアドレス・カウンタ７６・・・ニブル
・アラ１〜制ｉ１１装置７７・・・符号マルチブレク１
す ７８・・・符号検出ＰＲＡＭ ８０・・・モニター・マルチブレクリ−８１・・・１又
ΔＭ１ ８２・・・ＲＡ　Ｍ　１の零のマルチブレク１す８３・
・・２倍のマルチプレクサ ８４・・・１０進加減粋ＰＲＯＭ　（ＤΔＬｔＪ）８５
・・・１０進標識 ８６・・・ニブル書込み制御装置 ８７・・・ＲＡ　Ｍ　２のアドレス・カウンタ８８・・
・ＲＡＭ２のデータ・レジスタ８つ・・・ＲＡＭ２のニ
ブル・マルチブレクリ９０・・・ＲＡ　Ｍ　２零のマル
チブレク１ｊ９１・・・結果／ゾーンのマルチブレクリ
９２・・・ニブルＯのマルチブレク］ノ９３・・・ニブ
ル１のマルチブレクリ ９４・・・ニブル２のマルチブレク」」９５・・・ニブ
ル３のンルチブレク１ノ９６・・・ＲＡ　Ｍ　２ ９７−　’ｔ−５ンシーバ（ＸＣＶＲ）９８・・・デー
タ・イン・レジスタ １００・・・ＣＩ　１制御領域 １０２・・・零のマルチプレクサ １０３・・・ＲＯ３ＯＩＬレジスウ Ｚｆｔの浄書（内容に変更なし） １し２を日（子ｌＮ１） 計−−一一−−Ｉ剌７０命４寸イフル　−＋第４図 昆５図 尾６図 スプンｊン　：　ワーｙ４ Ｌ７（２１ 第８図 蔦８Ａ図 ２Ｌ１０８図 （シｌ） 纂１００１１Ｊ （ｆ帽） 第１頁の続き ０発　明　者　ブライアン・エル・ス　アトファース　
リ し ０発　明　者　メリツク・エイ・ワイ　アゾン　ン メリカ合衆国マサチューセッツ州０１８６２．７−ス・
ビル力、パールモント・パーク、セイレム・ロート（番
地す）アダムスリ＼ウス　ナンバー　２２ メリ力合衆国マサチューセッツ州０２１７４．アーリン
ト、ジエイソンφストリート　１５エイ、ナンバー　３
工イ手続補正書（方式） ％式％ ２進フォーマット数を１０進フオーマツト数に変換する
方法及Ｏ・装置 ６、補正をする者 事件との関係　出　願　人 住所 名称ハネイウェル・インフォメーション・システムス・
インコーポレーテソド ４、代理人 ６、補正の対象 明細書の〔図面の簡単な図面〕の欄 適正な図面 Ｚ補正の内容 別紙の通り（尚、図面の内容には変更な；（（１）　明
細省の第１１６頁下がら４行目乃至３行目の１第８０−
１図乃至第８０−６図」という記載を１第８Ａ図乃至第
８ｃ図」と訓止する。

Claims (1)

1. 【特許請求の範囲】 １．２進フＡ−マットにおける数を１０進フＡ−マット
   に変換する装置において、 （＾）１０進数の部分和の単位位置を零に設定する装置
   と、 （Ｂ）１０進数の部分和の長さカウンタを零に設定リ−
   る装置と、 （Ｃ）前記１０進数の部分和における同じ桁位置から１
   ０進数演篩装置の両人力を送り、かつ前記部分和の同じ
   長さのカウンタ値と等しい桁数が処理されかつ最下位の
   桁への繰入れが前記の取払われた２進数の最上位の零で
   ないビットで始まるよう変換されるまで、次の上位の桁
   における繰入れを、それ自体に加算されている前記１０
   進数の部分和の各桁のその時の桁の繰出しとしながら前
   記の同じ桁位置に対して前記の加ｎＩｌ！ｌ果を格納す
   ることにより前記１０進数の部分和を２倍にりる装置と
   、（Ｄ）もし前記１０進数の部分和の前記の最上位の桁
   の株出しが生じるならば、前記１０進数の部分和におけ
   る次に上位の桁にお【ノる１０進数１を格納する装置と
   、 （Ｅ）もし前記の１０進数の部分和の前記の最上位の桁
   から繰出しが生じるならば、前記の部分和の長さを１だ
   け増分する装置と、 （Ｆ）前記２進数の各ビットを前、記録上位ビットから
   前記最下位ビットまで処理覆る装置と、（Ｇ）もし前記
   ２進数における全てのビットが処理された後に前記部分
   和のフィールドを充填することが必要ならば、先行零を
   前記１０進数の部分和に加算する装置とを設番ノること
   を特徴どする装置。 ２、前記１０進数の部分和に対する加算を開始づる前に
   、前記２進数にお・プる先行零の取払いを行なう装置を
   更に設けることを特徴とする特許請求の範囲第１項記載
   の装置。 ３．（八）前記の変換された１０進数を保持Ｊべき受入
   れ用フィールドの１０進数の桁と等しくニブル桁カウン
   タを設定する装置と、 （Ｂ）前記部分和の長さのカウンタが１ずつ増分される
   毎、に、前記の使用可能な桁カウンタを減分Ｊる装置と
   、 （Ｃ）もし前記の使用可能な桁カウンタが零に等しりれ
   ば、更に上位の桁の前記１０進数の部分和に対りる加算
   を禁止Ｊる装置と、 （Ｄ）もし前記の使用可能な桁カウンタが零に等しく、
   前記１０進数の部分和がそれ自体に加重された助前記１
   ０進数の部分和の最上位桁の繰出しが行なわれたならば
   、指温れを表示りる装置どを設【ノることを特徴とする
   特許請求の範囲第１項記載の装置。 ４．２進フＡ−マットにおける数を１０進フＡ−マット
   に変換゛りる方法において、 （Ａ）１０進数の部分和の単位位置を零に設定し、（Ｂ
   ）１０進数の部分和の長さカウンタを零に設定し、 （Ｃ）前記１０進数の部分和にａ３ける同じｌｆｉ位置
   から１０進数演鋒装置の両人ツノを送り、かつ前記の部
   分和の同じ長さの力１クンタ値と等しい桁数が処理され
   かつ２進数におけるその時のピッＩ〜である最下位桁に
   対Ｊ−る繰入れが前記の取払われた２進数の最上位の零
   でないヒツトで始まるよう変換されるまで、次の上位の
   桁における繰入れをそれ自体に加算されている前記１０
   進数の部分和の各桁のその時の桁の繰出しとしながら前
   記の同じ桁位置に対りる前記加算結果を格納Ｊることに
   Ｊ、って前記１０進数の部分和を２倍にし、 （Ｄ）もし前記１０進数の部分和の前記の最」−位の桁
   の繰出しが生じるならば、前記１０進数の部分和におけ
   る次に上位の桁に１０進数１を格納し、 （Ｅ）もし前記の１０進数の部分和の前記の最上位桁か
   ら繰出しが生じるならば、前記の部分和の長さを１だ【
   プ増分し、 （［）前記２進数の各ビットを前記最上位ビットから最
   下位ビット・まで処即し、 （Ｇ）もし前記２進数における全てのビットが処理され
   た後に前記部分和のフィールドを充填覆ることが必要な
   らば、先行零を前記１０進数の部分和に加（１りること
   からなることを特徴どりる方法。