NL8204105A - Halfgeleiderinrichting. - Google Patents

Halfgeleiderinrichting. Download PDF

Info

Publication number
NL8204105A
NL8204105A NL8204105A NL8204105A NL8204105A NL 8204105 A NL8204105 A NL 8204105A NL 8204105 A NL8204105 A NL 8204105A NL 8204105 A NL8204105 A NL 8204105A NL 8204105 A NL8204105 A NL 8204105A
Authority
NL
Netherlands
Prior art keywords
region
widening
conductive layer
semiconductor device
edge
Prior art date
Application number
NL8204105A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8204105A priority Critical patent/NL8204105A/nl
Priority to DE8383201489T priority patent/DE3367044D1/de
Priority to EP83201489A priority patent/EP0107252B1/en
Priority to JP58197733A priority patent/JPS5994877A/ja
Publication of NL8204105A publication Critical patent/NL8204105A/nl
Priority to US06/837,867 priority patent/US4682205A/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65Lateral DMOS [LDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393Body regions of DMOS transistors or IGBTs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Description

tf * ƒ * PHN 10.481 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven "Halfgeleider inrichting"
De uitvinding heeft betrekking op een halfgeleider-inrichting met een halfgeleiderlichaam bevattende een planaire pn-overgang tussen een aan een oppervlak grenzend eerste gebied van een eerste geleidingstype en een eveneens aan het oppervlak grenzend 5 tweede gebied van het tweede, tegengestelde geleidingstype dat lager gedoteerd is dan het eerste gebied, een op het oppervlak gelegen elektrische isolerende laag en een daarop boven de pn-overgang aanwezige smalle strookvormige, door een eerste en een tweede rand begrensde elektrisch geleidende laag die zich boven het tweede 10 gebied uitstrekt, waarvan de eerste rand nagenoeg samenvalt met de snijlijn van de pn-overgang en het oppervlak, en waarvan de potentiaal nagenoeg gelijk is aan die van het eerste gebied.
Halfgeleider inrichtingen met een struktuur zoals • i hierboven beschreven kanen in planaire monolithische geïntegreerde 15 schakelingen vaak voor. Zij ontstaan bijvoorbeeld wanneer de genoemde geleidende laag, die bijvoorbeeld een veldplaat of een stuurelektrode, doch ook een voor andere doeleinden dienende strookvormige geleider kan zijn, tevens als masker wordt gébruikt bij de vorming van de planaire ρα-overgang. Een bekend voorbeeld is een 20 veldeffekt-trans istor met geïsoleerde stuurelektrode van het zogenoemde EMDS-type, met een stuurelektrode die zich als veldplaat boven een laag gedoteerd driftgebied met aan het kanaalgebied tegengesteld geleidingstype uitstrékt. Dergelijke veldeffékttransistorstrukturen zijn bijvoorbeeld beschreven in het US-PS 3,926,694. Zij worden langs 25 zelfuitrichtende weg vervaardigd door de aanvoerzone en het kanaalgebied althans ten dele via hetzelfde venster in te diffunderen.
Daarbij kan een deel van de stuurelektrode, indien deze tegen de diffusietenperatuur bestand is en bijvoorbeeld uit polykristallijn silicium bestaat, als masker worden gebruikt.
30 Bij dergelijke zelfuitrichtend vervaardigde halfge leiders trukturen waarbij de geleidende laag als masker dient valt de snijlijn van de planaire pn-overgang en het oppervlak nagenoeg samen net een rand van de geleidende laag. De afstand tussen deze rand 8204105
<' V
PHN 10.481 2 en de snijlijn van de pn-overgang wordt namelijk bepaald door de (geringe) laterale diffusie die optreedt onder de geleidende laag.
Wanneer het, zoals in vele gevallen, gewenst is dat de planaire pn-overgang een relatief hoge doorslagspanning heeft, zal de geleidende 5 laag zich niet over een te grote afstand boven het laaggedoteerde tweede gebied mogen uitstrekken, dat wil zeggen, niet te breed mogen zijn, teneinde gevaar voor doorslag te vermijden. Als namelijk de geleidende laag te breed is, zal aan de tweede rand ervan, die zich boven het laaggedoteerde tweede gebied bevindt, een zo hoge spanning 10 tussen de geleidende laag en het tweede gebied optreden dat aldaar de veldsterkte aan het halfgeleideroppervlak zo groot wordt dat doorslag door de isolerende laag heen of in het onder de isolerende laag gelegen halfgeleidermateriaal kan optreden.
Bij strukturen waarbij over kleine laterale afstanden 15 relatief grote spanningsverschillen optreden is vaak de maximale breedte van de geleidende laag die volgens het bovenstaande is toegestaan te gering cm een goed contact op de geleidende laag aan te brengen. Een tot dit doel aangebrachte plaatselijke verbreding van de laag zal om dezelfde redenen zonder verdere maatregelen onvermijdelijk 20 eveneens het genoemde gevaar voor doorslag net zich brengen.
De uitvinding beoogt onder meer een voor contactering geschikte plaatselijke verbreding van de geleidende laag te realiseren zonder dat dit gevaar voor doorslag met zich brengt.
De uitvinding berust ander meer op het inzicht dat 25 het beoogde doel bereikbaar kan worden door de geometrie van de pn-overgang en van de geleidende laag op doelmatige wijze aan elkaar aan te passen.
Een halfgeleiderinrichting van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat de geleidende 30 laag plaatselijk van een voor contactering dienende verbreding is voorzien, waarbij ook ter plaatse van de verbreding de eerste rand van de geleidende laag nagenoeg samenvalt met de genoemde snijlijn, en de verbreding gevormd wordt door een uitstulping van althans de eerste rand in de richting van het eerste gebied.
35 Doordat volgens de uitvinding de pn-overgang ter plaatse van de verbreding een zodanig verloop heeft dat, bij bedrijf in de keerrichting, de uitputtingszone zich aldaar in het lager gedoteerde tweede gebied in convergerende richtingen uitbreidt, wordt de 8204105 f * PHN 10.481 3 keerspanning ter plaatse van de verbreding opgevangen door een relatief breed deel van de uitputtingszone. Daardoor wordt de oppervlakte veldsterkte ter plaatse van de verbreding ook evenredig verlaagd zodat het eerder genoemde gevaar voor doorslag kan warden vermeden.
5 m het meest voorkomende geval zullen buiten de ver breding de randen van de geleidende laag praktisch aan elkaar evenwijdig zijn. Verder zal in het algemeen ter plaatse van de verbreding alleen de genoemde eerste rand een afbuiging vertonen, terwijl de tweede rand zander afbuiging doorloopt. In voorkomende gevallen kan 10 echter ook de tweede rand ter plaatse van de verbreding een "instulping" dus een afbuiging in dezelfde richting als de eerste rand (doch kleiner dan die van de eerste rand) vertonen.
De .geleidende laag kan een ms taallaag, maar ook een gedoteerde halfgeleiderlaag, bijvoorbeeld een siliciumlaag zijn.
15 Ofschoon de uitvinding bij uiteenlopende halfgeleider- strukturen toegepast kan worden, is zij van bijzonder belang in DMOST-strukturen. Daarbij vormt het genoemde eerste gebied het kanaalgebied, en het tweede gebied het driftgebied van een DMDS-transistor, terwijl de geleidende laag een veldplaat is met nagenoeg dezelfde potentiaal 20 als het kanaalgebied en de daarmee kortgesloten aanvoer zone. Deze veldplaat kan verbonden zijn, of één geheel vormen, met de stuurelektrode van de DM3ST.
Voor het verkrijgen van de beoogde verbreding van de uitputtingszone is het gewenst, dat de afmeting van de verbreding 25 gemeten in de lengterichting van de strookvormige geleidende laag, ten hoogste zo groot is, dat de zich vanaf de uiteinden van de verbreding in het tweede gebied naar elkaar toe uitbreidende delen van de uitputtingszone samenvloeien bij een keerspanning over de pn-overgang waarbij nog geen doorslag optreedt.
30 De uitvinding zal nu nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekening,waarin:
Figuur 1 schematisch in bovenaanzicht een halfgeleider-inrichting volgens de uitvinding tooit,
Figuur 2 en 3 schematisch dwarsdoorsneden door de 35 inrichting van Figuur 1 weergeven, volgens de lijnen II-II resp. III-III van Figuur 1,
Figuur 4 in bovenaanzicht, en Figuur 5 en 6 in dwarsdoorsnede volgens de lijnen V-V en VI-VI, een detail tonen dat in Figuur 1 8204105 i !·> EHN 10.481 4 door de lijn 12 wordt amlijnd, en Figuur 7 en 8 varianten van de geometrie volgens
Figuur 4 tonen.
De figuren zijn zuiver schematisch/· en niet op schaal 5 getekend. Dit laatste geldt in het bijzonder voor de dikterichting.
In bovenaanzicht zijn contactvensters van diagonalen voorzien terwijl metaallagen zijn gearceerd.
Figuur 1 toont in bovenaanzicht, en de figuren 2 en 3 tonen schematisch in dwarsdoorsneden volgens de lijn II-II resp. de 10 lijn III-III van Figuur 1 een halfgeleiderinrichting volgens de uitvinding, in dit voorbeeld een veldef fekttrans is tor met geïsoleerde stuurelektrode van het zogenoemde DMGS-type. De inrichting bevat een halfgeleiderlichaam 1, in dit voorbeeldivan silicium, hoewel ook andere halfgeleidermaterialen kunnen warden gebruikt. In dit half-15 geleiderlichaam bevindt zich een planaire pn-overgang 2 tussen een aan een oppervlak 3 grenzend eerste gebied 4 van een eerste geleidings-type, in dit voorbeeld het p-geleidingstype, en een eveneens aan het oppervlak 3 grenzend tweede gebied 5 van het tweede tegengestelde geleidlngstype, hier het n-geleidingstype, welk tweede gebied 5 lager 20 gedoteerd is dan het eerste gebied 4. Het gebied 4 vormt het kanaal-gebied en het gebied 5 vormt het driftgebied van de DMOS-trans is tor.
Op het oppervlak 3 ligt verder een elektrisch isolerende laag 6, in dit voorbeeld van silicum oxyde, en daarop ligt boven de pn-overgang 2 een smalle, strookvormige, door een eerste rand 7 en 25 een tweede rand 8 begrensde elektrisch geleidende laag 9. De laag 9 vormt de stuurelektrode van de DMQS-transistor en werkt tevens als veldplaat.
In dit voorbeeld is de laag 9 van polykristallijn silicium. Zij kan echter ook van metaal zijn. Van de laag 9 valt de eerste rand 7 nagenoeg samen met de snijlijn van de pn-overgang 2 en het oppervlak 3.
30 De potentiaal van de geleidende laag 9 is in de bedrijfstoestand nagenoeg gelijk aan die van het eerste gebied 4 en verschilt daar van slechts door de stuurspanning, die klein is ten opzichte van de in de bedrijfstoestand aan de pn-overgang 2 aan te leggen keerspanning.
De n-type geleidende aanvoerzone 10 is aangebracht binnen, en door de 35 rretaallaag 15 kortgesloten met, het kanaalgebied 4. De hooggedoteerde n-type geleidende zones 11 vormen de afvoerzöne. Op de polykristallijne silicium laag 9 is een verdere oxydelaag 16 aangebracht. Aan de buitenzijde van de DMOST bevindt zich een dikkere oxydelaag 17. De metaallaag 8204105
f -*S
EHN 10.481 5 18 maakt via een contactvenster 19 in de oxydelaag 16 contact met de geleidende silicumlaag 9. De afvoerzane 11 wordt gecontacteerd door een metaallaag 20.
De geleidende laag 9 is vrij smal, in dit voorbeeld 5 ongeveer 6 ^um. Dit is nodig andat anders doorslag zou kunnen optreden.
Ter illustratie wordt verwezen naar de figuren 4 t/m 6. Hiervan is Figuur 4 een bovenaanzicht, en zijn de figuren 5 en 6 schematische dwarsdoorsneden van het detail dat in figuur 1 door de lijn 12 wordt cmlijnd. De grens van de uitputtings zone die zich vanaf de pn-overgang 10 2 in het laaggedoteerde gebied 5 uitstrekt is in de figuren 4, 5 eö 6 met de lijnen 13 en 13' aangeduid. De grenslijn 13' behoort bij een hogere keerspanning over de pn-overgang 2 dan de lijn 13.
Wanneer de geleidende laag 9 (zie Figuur 5) zich te ver voorbij de pn-overgang 2 zou uitstrekken, bijvoorbeeld zoals 15 gestippeld met 9' aangeduid, dan treedt bij de het verst van de pn-overgang 2 gelegen rand 8 van de laag 9 een zo groot spanningsverschil tussen het gebied 5 en de laag 9 op, dat nabij deze rand doorslag zou kunnen optreden. De breedte van de laag 9 mag dus ter plaatse van de doorsnede V-V, afhankelijk van de dateringen, de dikte van de laag 6 20 en andere factoren, een bepaalde waarde niet overschrijden. In dit voorbeeld bedraagt deze grenswaarde ongeveer 6 ^um, dat is te weinig ora via een contactvenster een goed contact op de laag 9 aan te brengen.
Men kan dus de geleidende laag 9 niet plaatselijk een voor contacteren geschikte verbreding in de richting van de afvoer-25 zone 11 geven. Maar ook een verbreding in de richting van de aanvoer-zone 10, zodanig dat de laag 9 zich plaatselijk verder over de aanvoerzöne 10 heen zou uitstrekken is ongewenst, omdat bij de vervaardiging van de DM0ST de aanvoerzone 10 en het kanaalgebied 4 bij voorkeur door dotering onder gebruikmaking van de laag 9 als masker 30 worden uitgevoerd. De voor het vervaardigen van een DMOST gebruikelijke technologie zou daarvoor moeten worden gewijzigd en gecompliceerd.
Volgens de uitvinding wordt dit probleem cpgelost door de geleidende laag 9 plaatselijk van een voor ccntactering dienende verbreding 14 te voorzien (zie figuur 4), waarbij ook ter plaatse van 35 de verbreding de eerste rand 7 van de geleidende laag 9 nagenoeg samenvalt met de snijlijn van de pn-overgang 2 en het oppervlak, terwijl deze verbreding gevormd wordt door een uitstulping van de eerste rand 7 in de richting van het eerste gebied 4.
8204105 W s.' ♦ PHN 10.481 6
Wanneer de verbreding op bovenstaande wijze wordt aangebracht, is het verloop van de pn-overgang 2 ter plaatse van de verbreding zodanig dat de uitputtingszone zich vanaf drie zijden in het gebied 5 uitbreidt. Daardoor is de (bij: de grenslijn 13' behorende) 5 breedte (b) van het gedepleerde gebied ter plaatse van de verbreding 14 belangrijk groter dan de breedte (a) buiten de verbreding, zie figuur 4-6. Als gevolg hiervan kan de geleidende laag 9 bij de verbreding 14 een voor contactering voldoende breedte, van bijvoorbeeld 16 yUm, hebben zonder dat bij de rand 8 gevaar voor doorslag optreedt. 10 Aangezien verder zoals reeds gezegd de pn-overgang 2 overal, dus óók ter plaatse van de verbreding, nagenoeg samenvalt met de rand 7 van de geleidende laag kan zonder bezwaar overal,ook bij de verbreding 14, de laag 9 als masker ingslaag ter vorming van de gebieden 4 en 10 warden gebruikt, volgens het bij de vervaardiging van DMDS-transis-15 toren gebruikelijke procédé.
De uitvinding verschaft dus een eenvoudige methode om bij planaire pn-overgangen met een geleidende laag, bijvoorbeeld een veldplaat, die als masker bij het vormen van de pn-overgang wordt toegepast en ter vermijding van doorslag niet voldoende breed 20 voor contactering mag zijn, toch een voor contactering geschikte verbreding van de geleidende laag aan te brengen.
Om een doeltreffende verbreding van de uitputtingszone te bewerkstelligen mag de verbreding 14 zich niet over een te groot deel van de geleidende laag 9 uitstrekken. De verbreding van de uit-25 puttingszone kont namelijk vooral tot stand wanneer bij hogere keer-spanningen over de pn-overgang 2, doch vóórdat doorslag optreedt, de delen van de uitputtingszone die zich vanaf de beide uiteinden van de verbreding 4 naar elkaar toe uitbreiden, samenvloeien.
De verbreding behoeft niet rechthoekig te zijn, maar 30 kan ook begrensd worden door een gebogen rand 7, zoals aangegeven in figuur 7. Verder kan in voorkomende gevallen de verbreding zo gerealiseerd worden, dat ook de tweede rand 8 van de laag 9 een afbuiging in de richting van het eerste gebied 4 vertoont, zoals aangegeven in Figuur 8.
35 In het hierbesproken voorbeeld was de halfgeleider- inrichting een DMDS-trans is tor. De uitvinding is echter toepasbaar in alle gevallen waar planaire pn-overgangen met als veldplaat werkende geleidende lagen voorkomen. Verder kunnen de in het voorbeeld genoemde 8204105 PHN 10.481 7 ^ * * geleidingstypen door hun tegengestelde warden vervangen zodat het gebied 4 n-type geleidend is en het gebied 5 p-type geleidend is en lager gedoteerd is dan het gebied 4. Het gebruikte halfgeleider-materiaal kan in plaats van silicium bijvoorbeeld galliumarsenide, 5 germanium of een ander halfgeleidermateriaal zijn. Ook kunnen de isolerende lagen 6, 16 en 17 in plaats van uit siliciumoxyde,uit siliciuimitride of een ander isolerend materiaal bes taan. De laag 9 kan in plaats van een siliciumlaag een metaallaag, bijvoorbeeld een molybdeen- of wolframlaag zijn en kan in het beschreven voorbeeld, 10 in plaats van met de stuureléktrode, met de aanvoerelektrode zijn verbonden.
15 i 20 25 1 35 8204105

Claims (7)

1. Halfgeleiderinrichting net een halfgeleider!ichaam bevattende een planaire pn-overgang tussen een aan een oppervlak grenzend eerste gebied van een eerste geleidingstype en een eveneens aan het oppervlak grenzend tweede gebied van het tweede, tegengestelde 5 geleidingstype dat lager gedoteerd is dan het eerste gebied, een op het oppervlak gelegen elektrisch isolerende laag en een daarop boven de pn-overgang aanwezige smalle strookvormige, door een eerste en een tweede rand begrensde elektrisch geleidende laag die zich boven het tweede gebied uitstrekt, waarvan de eerste rand nagenoeg samenvalt 10 met de snijlijn van de pn-overgang en het oppervlak, en waarvan de potentiaal nagenoeg gelijk is aan die van het eerste gebied, met het kenmerk, dat de geleidende laag plaatselijk van een voor contactering dienende verbreding is voorzien, waarbij ook ter plaatse van de verbreding de eerste rand van de geleidende laag nagenoeg samenvalt 15 met de genoemde snijlijn, en de verbreding gevormd wordt door een uitstulping van althans de eerste rand in de richting van het eerste gebied.
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de eerste en tweede rand van de geleidende laag buiten de 20 verbreding praktisch aan elkaar evenwijdig lopen.
3. Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, dat ter plaatse van de verbreding alleen de eerste rand een afbuiging vertoont.
4. Halfgeleiderinrichting volgens een der voorgaande con-25 clusies met .het kenmerk, dat de afmeting van de verbreding, gemeten in de lengterichting van de strookvormige geleidende laag, zo gering is dat de zich vanaf de uiteinden van de verbreding in het tweede gebied naar elkaar toe uitbreidende delen van de uitputtings zone samenvloeien bij een keerspanning over de pn-overgang waarbij nog geen 30 doorslag optreedt.
5. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat het eerste gebied het kanaalgebied, en het tweede gebied het driftgebied van een EMOS-transistor is, waarbij de geleidende laag een veldplaat vormt die nagenoeg dezelfde 35 potentiaal als het kanaalgebied en de daarmee kortgesloten aanvoer-zone heeft.
6. Halfgeleiderinrichting volgens conclusie 5, met het kenmerk, dat de veldplaat verbonden is met de stuurelektrode van de DMOS- 8204105 EHN 10.481 9 transistor.
7. Halfgeleider inrichting volgens een der voorgaande con clusies net het kenmerk, dat de geleidende laag een silicumlaag is. 5 10 15 20 25 30 35 8204105
NL8204105A 1982-10-25 1982-10-25 Halfgeleiderinrichting. NL8204105A (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL8204105A NL8204105A (nl) 1982-10-25 1982-10-25 Halfgeleiderinrichting.
DE8383201489T DE3367044D1 (en) 1982-10-25 1983-10-19 Semiconductor device
EP83201489A EP0107252B1 (en) 1982-10-25 1983-10-19 Semiconductor device
JP58197733A JPS5994877A (ja) 1982-10-25 1983-10-24 半導体装置
US06/837,867 US4682205A (en) 1982-10-25 1986-03-05 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8204105 1982-10-25
NL8204105A NL8204105A (nl) 1982-10-25 1982-10-25 Halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
NL8204105A true NL8204105A (nl) 1984-05-16

Family

ID=19840456

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8204105A NL8204105A (nl) 1982-10-25 1982-10-25 Halfgeleiderinrichting.

Country Status (5)

Country Link
US (1) US4682205A (nl)
EP (1) EP0107252B1 (nl)
JP (1) JPS5994877A (nl)
DE (1) DE3367044D1 (nl)
NL (1) NL8204105A (nl)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206443A (en) * 1987-06-08 1989-01-05 Philips Electronic Associated A method of manufacturing a semiconductor device
DE58907758D1 (de) * 1988-09-20 1994-07-07 Siemens Ag Planarer pn-Übergang hoher Spannungsfestigkeit.
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP4791113B2 (ja) * 2005-09-12 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3094633A (en) * 1960-09-29 1963-06-18 Itt Semiconductor multiplanar rectifying junction diode
CA941074A (en) * 1964-04-16 1974-01-29 Northern Electric Company Limited Semiconductor devices with field electrodes
GB1140822A (en) * 1967-01-26 1969-01-22 Westinghouse Brake & Signal Semi-conductor elements
NL158027B (nl) * 1967-09-12 1978-09-15 Philips Nv Gestabiliseerde planaire halfgeleiderinrichting met een hoog gedoteerde oppervlaktezone.
US3845495A (en) * 1971-09-23 1974-10-29 Signetics Corp High voltage, high frequency double diffused metal oxide semiconductor device
US3926694A (en) * 1972-07-24 1975-12-16 Signetics Corp Double diffused metal oxide semiconductor structure with isolated source and drain and method
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
US4064523A (en) * 1976-03-03 1977-12-20 Motorola, Inc. High-voltage bipolar transistor for integrated circuits
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
FR2460542A1 (fr) * 1979-06-29 1981-01-23 Thomson Csf Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor
DE3012185A1 (de) * 1980-03-28 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Feldeffekttransistor

Also Published As

Publication number Publication date
EP0107252B1 (en) 1986-10-15
US4682205A (en) 1987-07-21
EP0107252A1 (en) 1984-05-02
JPH0478024B2 (nl) 1992-12-10
JPS5994877A (ja) 1984-05-31
DE3367044D1 (en) 1986-11-20

Similar Documents

Publication Publication Date Title
US5430316A (en) VDMOS transistor with improved breakdown characteristics
US5723890A (en) MOS type semiconductor device
US4101922A (en) Field effect transistor with a short channel length
US6541818B2 (en) Field-effect transistor configuration with a trench-shaped gate electrode and an additional highly doped layer in the body region
US4504847A (en) Static induction type semiconductor device
US20030137010A1 (en) Semiconductor construction with buried island region and contact region
US4750028A (en) Semiconductor device having floating semiconductor zones
JPH0358187B2 (nl)
US4639762A (en) MOSFET with reduced bipolar effects
US4929991A (en) Rugged lateral DMOS transistor structure
KR100297705B1 (ko) 낮은 온저항과 높은 항복전압을 갖는 전력용 반도체소자
US5933734A (en) High speed MOS-technology power device integrated structure, and related manufacturing process
NL8105920A (nl) Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
EP0772241A1 (en) High density MOS technology power device
US4626886A (en) Power transistor
US5306943A (en) Schottky barrier diode with ohmic portion
NL8002468A (nl) Veldeffekttransistor met geisoleerde stuurelektrode, en werkwijze ter vervaardiging daarvan.
JPH0834312B2 (ja) 縦形電界効果トランジスタ
NL8204105A (nl) Halfgeleiderinrichting.
EP1126527A1 (en) High-voltage semiconductor device
US6798025B2 (en) Insulated gate bipolar transistor
NL8000830A (nl) Halfgeleiderinrichting.
US4665416A (en) Semiconductor device having a protection breakdown diode on a semi-insulative substrate
US5444292A (en) Integrated thin film approach to achieve high ballast levels for overlay structures
EP0823735A1 (en) MOS-technology power device

Legal Events

Date Code Title Description
A1B A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed