SU581467A1 - Computer interface - Google Patents
Computer interfaceInfo
- Publication number
- SU581467A1 SU581467A1 SU7502134203A SU2134203A SU581467A1 SU 581467 A1 SU581467 A1 SU 581467A1 SU 7502134203 A SU7502134203 A SU 7502134203A SU 2134203 A SU2134203 A SU 2134203A SU 581467 A1 SU581467 A1 SU 581467A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- register
- exchange
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ(54) DEVICE FOR COMMUNICATING COMPUTERS
Изобретение относитс к вычислительной технике и может быть использовано в системах передачи данных дл комплексировани группы вычислительных машин. Известно устройство дл сопр жени ЭВМ, содержащее блок управлени после довательностью опроса внешних приборов , схему приоритета и регистры дл приема управл ющей информации, необходимой дл управлени обменом данными между требуемыми внешними прибораьш , и системой обработки данных l. Однако в известном (устройстве информационный обмен производитс без совмещени алгоритмов работы интерфейсов разных типов, внешние приборы вл ютс пассивными элементами, осуществл ющими только прием или выдачу информации в процессе обработки дан.. ных; основное назначение такого,устройства - размножение каналов управлени , внешними приборами. Наиболее близким к изобретению тех ническим решением вл етс устройство дл сопр жени ЭВМ, содержащее первый и второй буферные регистры, блок управлени обменом, первый блок выда чи, регистр словососто ни , причем первый, второй, третий, четвертый, п тый и шестой выходы блока управлени обменом соединены соответственно с первым выходом устройства, с управл кждим входом первого буферного регистра , с управл ющим входом второго буферного регистра, со вторым выходом устройства, с управл ющим входом первого блока выдачи, с управл ющим входом регистра словососто ни , первый информационный вход которого соединен с первым входом устройства и с информационным входом первого буферного регистра , второй вход устройства соединен с информационным входом второго буферного регистра и со вторым информационным входом регистра словососто ни , выход которого соединен с информационн1«л входом первого блока выдачи, втод первого буферного регистра и выход первого блока выдачи соединены с третьим вьисодом .устройства, выход второго буферного регистра соединен с четвертым выходом устройства, третий, четвертый и п тый входы густройства соединены соответственно с первым, вторым и третьим входами блока управлени обменом 2, В известном устройстве информаци в регистре словососто ни доступ.на дл чтени только ЭВМ верхнего уронн , т.к. в данной системе при информационном обмене ЭВМ нижнего уровн не вл етс автономным элементом, при этом врем , в течение которого осуществл етс этот обмен зависит целиком от ЭВМ верхнего уровн , ЭВМ нижнего уровн не имеет возможности контролировать врем обмена.The invention relates to computing and can be used in data transmission systems for complexing a group of computers. A device for interfacing a computer is known, comprising a control unit for polling a sequence of external devices, a priority circuit and registers for receiving control information necessary to control the exchange of data between the required external devices and the data processing system l. However, in the well-known (device information exchange is performed without combining the algorithms of operation of interfaces of different types, external devices are passive elements that only receive or output information during data processing; the main purpose of such a device is reproduction of control channels, external devices The closest technical solution to the invention is a computer interface device containing the first and second buffer registers, the exchange control unit, the first output unit, registration word states, the first, second, third, fourth, fifth and sixth outputs of the exchange control block are connected respectively to the first output of the device, to the control input of the first buffer register, to the control input of the second buffer register, to the second output of the device, with the control input of the first output unit, with the control input of the word register, the first information input of which is connected to the first input of the device and the information input of the first buffer register, the second input of the connection device With the information input of the second buffer register and the second information input of the word register register, the output of which is connected to the information input of the first output unit, at the first buffer register and the output of the first output unit are connected to the third output device, the output of the second buffer register is connected to the fourth output of the device, the third, fourth and fifth inputs of the device are connected to the first, second and third inputs of the exchange control block 2, respectively. In a known device, the information in the register slovososto audio dostup.na for reading only the top computer damage because In this system, when the information exchange of a lower level computer is not an autonomous element, the time during which this exchange takes place depends entirely on the upper level computer, the lower level computer does not have the ability to control the time of exchange.
Цель изобретени - повышение надежности обмена.The purpose of the invention is to increase the reliability of the exchange.
Дл этого в преллагаемое iустройство введен второй блок выдачи и блок подсчета времени, причеминформационный вход второго блока выдачи соединен с вькодом регистра словососто ни а управл нвдий вход второго блока выдачи соединен с седьмым выходом блока управлени обменом, выход второго блока выдачи соединен с четвертым выходом устройства, восьмой выход блока управлени обменом соединен со входом блока подсчета времени, выход которог соединен с четвертымвходом блока . управлени обменом.To do this, a second issuing unit and a time counting unit are introduced into the proposed device, the information input of the second issuing unit is connected to the code of the word register and the control unit input of the second issuing unit is connected to the seventh output of the exchange control unit, the output of the second issuing unit is connected to the fourth output of the device, The eighth output of the exchange control unit is connected to the input of a time counting unit, the output of which is connected to the fourth input of the unit. exchange management.
На чертеже дана структурна схема описываемого устройства Оно содержит первыйбуферный регистр 1, второй буферный регистр 2, блок 3 управлени обменом, регистр 4 словососто ни , первый 5 и второй б блоки выдачи, блоThe drawing shows a block diagram of the device described. It contains the first buffer register 1, the second buffer register 2, the exchange control block 3, the word state register 4, the first 5 and the second b output blocks, block
7подсчета времени, ЭВМ-сателлит 8, основную ЭВМ 9,7 counting time, computer satellite 8, the main computer 9,
Инициаци информационной св зи производитс через регистр 4 и блок 3. Блок 3 записывает информацию в регист словососто ни с первого или второго входа устройства, а затем выдает запрос на св зь (второй вЫход устройства - дл св зи с основной ЭВМ 9 и первый выход дл св зи с ЭВМ-сателлитом 8). Обе ЭВМ могут инициировать св зь, использу дл чтени или записи информации буферные регистры 1 и 2The data communication is initiated through register 4 and block 3. Block 3 writes information to the word status register from the first or second input of the device, and then issues a request for communication (the second output of the device is for communication with the main computer 9 and the first output for communication with computer satellite 8). Both computers can initiate communication by using buffer registers 1 and 2 to read or write information.
Регистр словососто ни программно доступен обеим ЭВМ как дл записи, так и дл чтени , и кажда ЭВМ может вносить какие-либо изменени в .информационные потоки в зависимости от содержимого регистра словососто ни и,The word state register is programmatically accessible by both computers for both writing and reading, and each computer can make any changes to the information flows depending on the contents of the word condition register and
8частности, прекращать .св зь. При вЫ полнении инструкций от основной ЭВМ 9 ЭВМ-сателлит 8 сообщает об ихвыполнении сигналом .0 конце св зи на .п том входе устройства.Particularly, to terminate. When you follow the instructions from the host computer 9, the satellite satellite 8 reports their execution by signal .0 of the end of communication on the device input.
В процессе осуществлени информационной св зи и выполнени инструкций со стороны основной ЭВМ могут возникнуть -не только ситуационные изменени фиксируемые в регистре словососто ни но и какие-либо временные- ошибки интерфейса , Эти ошибки фиксируютс блоком 7,который через посредство блока управлени обменом выдает соответ . ствующий сигнал на первый выход устройства , при этом ЭВМ-сателлит 8 прекращает св зь и выходит на подпрограмму обработки этих ошибок. In the process of carrying out the informational communication and executing instructions from the mainframe — not only situational changes can be recorded in the register of the word state, but also any temporary interface errors. These errors are fixed by block 7, which, through the exchange control block, issues correspondingly. signal to the first output of the device, while the satellite 8 stops the communication and goes to the subroutine to handle these errors.
ЭВМ-сателлит, активно участву в информационном обмене, существенно повышает надежность процесса обмена данных , а также общее быстродействие многомашинного комплекса, Использова ие ЭВМ-сателлита в составе многомаринного комплекса увеличивает мощност систем, создаваемых на основе таких комплексов,:в частности, систем, работающих в масштабе реального времени , предъ вл ющих высокие требовани по оперативному использованию ЭВМ разных уровней.The computer satellite, actively participating in the information exchange, significantly increases the reliability of the data exchange process, as well as the overall speed of the multi-machine complex. The use of the satellite computer as part of the multi-antenna complex increases the power of the systems created on the basis of such complexes: in particular, the systems operating real-time, high demands on the operational use of computers at various levels.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502134203A SU581467A1 (en) | 1975-05-13 | 1975-05-13 | Computer interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502134203A SU581467A1 (en) | 1975-05-13 | 1975-05-13 | Computer interface |
Publications (1)
Publication Number | Publication Date |
---|---|
SU581467A1 true SU581467A1 (en) | 1977-11-25 |
Family
ID=20619424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7502134203A SU581467A1 (en) | 1975-05-13 | 1975-05-13 | Computer interface |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU581467A1 (en) |
-
1975
- 1975-05-13 SU SU7502134203A patent/SU581467A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568187C (en) | A kind of method and apparatus that is used for debugging message is carried out mask | |
US4056847A (en) | Priority vector interrupt system | |
GB1316807A (en) | Data processing system input-output | |
GB1492610A (en) | Data equipment for the execution of maintenance operations in an information processing system | |
US4949246A (en) | Adapter for transmission of data words of different lengths | |
SU581467A1 (en) | Computer interface | |
KR100326156B1 (en) | Dual processor-to-processor interface device | |
JPS6113613B2 (en) | ||
SU1262511A1 (en) | Interface for linking two electronic computers | |
JP2758257B2 (en) | Computer system | |
SU1182534A1 (en) | Interface for linking processor with peripheral subscribers | |
JP2504754B2 (en) | Central processing unit | |
SU1325479A1 (en) | Device for priority access to common memory | |
SU1679497A1 (en) | Device to exchange data between the computer and peripherais | |
JPS5844419Y2 (en) | data channel device | |
SU1465836A1 (en) | Device for functional checking of digital units | |
SU1513462A1 (en) | Device for interfacing computer with peripheral apparatus | |
KR100308146B1 (en) | Method for processing message in speech recognition system | |
SU521559A1 (en) | Multiplex channel multiprocessor computing system | |
SU693364A1 (en) | Device for interfacing with main | |
SU690471A1 (en) | Peripheral devices-electronic computer interface | |
SU479104A1 (en) | Computer exchange device | |
RU2032215C1 (en) | Pipeline processor unit | |
SU1559351A1 (en) | Device for interfacing two computers | |
SU1515165A1 (en) | Computer to peripherals interface |