SU902258A1 - Буферное устройство - Google Patents

Description

(5) БУФЕРНОЕ УСТРОЙСТВО

t

I Изобретение относитс  к импульсной и вычислительной технике и может быть использовано в качестве формировател  напр жени  в цифровых схемах и дл  согласовани  уровней сигналов.

Известно буферное устройство, содержащее МДП-транзисторы с индуцированным каналом 13.

Недостаток этого устройства низкое быстродействие.

Наиболее близким к предлагаемому  вл етс  буферное устройство, содержащее МДП-.транзисторы с индуцированным каналом и конденсатор 12.

Недостатком этого устройства  вл етс  низкое быстродействие, обусловленное большой длительностью фронтов нарастани  и спада выходного сигнала.

Цель изобретени  - повышение быстродействи  .

Указанна  цель достигаетс  тем, что в буферное устройство, содержащее первый, второй и МДПтранзисторы с индуцированным каналом и конденсатор, затвор первого МДП-транзистора соединен с истоком второго МДП-транзистора и через конденсатор с выходной шиной, исток

.первого МДП-транзистора подключен к стоку третьего МДП-транзистора и выходной шине, а сток первого МДПтранзистора соединен со- стоком и затвором второго ИДП-транзистора и шиной источника питани , введен четвертый МДП-транзистор,сток которого соединен с шиной смещени  и затвором третьего МДП-транзистора, исток - с входной шиной и истоком третьего МДП-транзистора, а затвор с выходной шиной.

На чертеже представлена принци-. пиальна  электрическа  схема устройства .

Устройство содержит МДП-транзисторы 1-4 с индуцированным каналом, ускор ющий конденсатор 5. выходную шину 6, шину 7 источника питани шину 8 смещени  и входную шину (вход)9.

Устройство работает следующим образом.

В исходном состо нии к входной шине 9 прикладываетс  низкое напр жение логического О. Транзистор 3 при этом открыт и на выходной шине 6 за счет соответствующего выбора геометрических размеров транзисторо 1 и 3 поддерживаетс  низкий уровень выходного напр жени . При подаче на вход 9 высокого напр жени  логической 1 транзистор 3 закрываетс . Напр жение на выходной шине 6 устройства возрастает, что приводит к открыванию транзистора k и, следовательно , к повышению напр жени  на входной шине 9 к еще большему закрыванию транзистора выходной шине 6 устройства формируетс  при этом высокий уровень выходного напр жени . Транзйстор 2 работает в режиме односторонней проводимоети и повышение напр жени  на выходной шине 6 через у сЦрр ющий конденсатор 5 передаетс  на затвор транзистора 1, что обеспечивает повышенную проводимость, этого транзистора при формировании фронта нарастани  выходного сигнала.

Введение дополнительного транзистора k обеспечивает работу транзистора 3 в режиме двухсторонней проводимости и сокращение длительности фронтов нарастани  и спада выходного сигнала, что увеличивает быстродействие устройства.

Claims (1)

1.Авторское свидетельство СССР № 296263, кл. Н 03 К 19/08, 19692 .Memory Design Handbook. Intel. Corp.1977, p. 3-2.