TW201909264A - 氮化物特徵的受控蝕刻 - Google Patents

氮化物特徵的受控蝕刻 Download PDF

Info

Publication number
TW201909264A
TW201909264A TW107122270A TW107122270A TW201909264A TW 201909264 A TW201909264 A TW 201909264A TW 107122270 A TW107122270 A TW 107122270A TW 107122270 A TW107122270 A TW 107122270A TW 201909264 A TW201909264 A TW 201909264A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
etching
less
etchant
temperature
Prior art date
Application number
TW107122270A
Other languages
English (en)
Inventor
艾瑞克Ｊ 柏格曼
約翰Ｌ 克羅克
查理斯 夏伯諾
凱爾摩倫 漢森
保羅 麥克修
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201909264A publication Critical patent/TW201909264A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

蝕刻半導體基板的方法可包括將蝕刻劑施加到半導體基板。半導體基板可包括含氧材料的曝露區域和含氮材料的曝露區域。方法可包括將半導體基板從第一溫度加熱到第二溫度。方法可包括將半導體基板保持在第二溫度一時間週期，該時間週期足以相對於含氧材料進行含氮材料的蝕刻。方法還可包括在該時間週期之後驟冷蝕刻。

Description

氮化物特徵的受控蝕刻
本技術關於在半導體基板上蝕刻材料。更具體地，本技術關於可執行以沿著半導體基板均勻地蝕刻材料的受控蝕刻。
藉由在基板表面上產生複雜圖案化的材料層的處理使積體電路成為可能。在基板上產生圖案化材料需要用於移除曝露材料的受控方法。化學蝕刻用於各種目的，包括將光阻劑中的圖案轉移到下面的層、減薄層或減薄已經存在於表面上的特徵的橫向尺寸。通常期望具有蝕刻一種材料比另一種材料更快的蝕刻處理，從而促進（例如）圖案轉移處理或單獨的材料移除。據說這種蝕刻處理對第一種材料具有選擇性。由於材料、電路和處理的多樣性，已經發展出對各種材料具有選擇性的蝕刻處理。
基於處理中使用的材料，蝕刻處理可被稱為濕式或乾式。濕式HF蝕刻相較於其他介電質和材料優先移除氧化矽。然而，濕式處理可能難以穿透一些受約束的溝槽，且有時還可能使剩餘材料變形。乾式蝕刻處理可能穿透到複雜的特徵和溝槽中，但可能無法提供可接受的從頂部到底部的輪廓。隨著裝置尺寸在下一代裝置中不斷縮小，當在特定層中僅形成幾奈米材料時，特別是當材料在電晶體形成中是關鍵時，選擇性可能扮演更重大的角色。已經在各種材料之間發展了許多不同的蝕刻處理選擇性，儘管標準選擇性可能不再適用於當前和未來的裝置規模。
因此，存在有可用以生產高品質裝置和結構的改進系統和方法的需求。本技術解決了這些和其他需求。
蝕刻半導體基板的系統和方法可包括將蝕刻劑施加到半導體基板。半導體基板可包括含氧材料的曝露區域和含氮材料的曝露區域。方法可包括將半導體基板從第一溫度加熱到第二溫度。方法可包括將半導體基板保持在第二溫度一時間週期，該時間週期足以相對於含氧材料進行含氮材料的蝕刻。方法還可包括在該時間週期之後驟冷蝕刻。
在一些實施例中，第一溫度可低於或約100℃。第二溫度可高於或約100℃。蝕刻劑可為或包括濃度至少約60體積％的磷酸。蝕刻劑還可包括四乙氧基矽烷。時間週期可小於或約60秒。可在小於或約10秒中將半導體基板從第一溫度加熱到第二溫度。驟冷可包括使半導體基板與一定體積的去離子水接觸。驟冷可在小於或約10秒中將蝕刻速率降低至少10倍。
本技術還包括蝕刻半導體基板的方法。方法可包括將蝕刻劑施加到半導體基板。半導體基板可包括氧化物材料和氮化物材料的交替層。方法可包括在小於或約30秒中將半導體基板從第一溫度加熱到大於或約100℃的第二溫度。方法可包括將半導體基板保持在第二溫度一時間週期。方法可包括以大於或約10：1的選擇性相對於氧化物材料蝕刻氮化物材料。方法還可包括稀釋蝕刻劑以終止蝕刻。
在一些實施例中，可將半導體基板加熱到高於或約150℃的溫度。可將少於或約200mL的蝕刻劑施加到半導體基板。方法可進一步包括在加熱期間旋轉半導體基板。蝕刻氮化物材料的速率可大於或約每分鐘100Å。可在蝕刻的氮化物材料量的小於或約30％的公差內遍佈半導體基板均勻地蝕刻氮化物材料。稀釋蝕刻劑可在小於或約10秒中將蝕刻劑的溫度降低到低於約100℃。蝕刻劑可包括濃度為至少約75體積％的磷酸。蝕刻劑還可包括四乙氧基矽烷或氟化銨的至少一種。在一些實施例中，在蝕刻處理期間可不施加額外的蝕刻劑。蝕刻的氮化物材料的量可小於或約100Å。
這種技術可提供優於傳統技術的許多益處。例如，本蝕刻處理可改善遍佈半導體基板上的特徵的均勻性。另外，本方法可允許改進對蝕刻處理的開始和終止的控制。結合以下的實施方式和附隨的圖式更詳細地描述這些和其他實施例以及它們的許多優點和特徵。
裝置圖案化和尺寸繼續縮小的特徵可包括在基板上蝕刻或形成的精細特徵。例如，許多處理操作可在基板上或在基板上的材料上工作，或在基板中或在基板上的材料中形成溝槽。界定為高寬比的深寬比在當前裝置中可為高的，且可為5、10、20、50、100或更大的量級。另外，半導體基板的不同區域可包括具有不同深度或寬度的特徵，從而遍佈基板表面產生不一致的形貌。這些區域可能與施加到基板的蝕刻劑的反應不同。例如，蝕刻劑可能不會以與低深寬比特徵相同的速率穿透高深寬比特徵。這可能導致遍佈基板的不同蝕刻速率，且還可能在各個特徵內引起不同的蝕刻速率，諸如從溝槽或孔的頂部到底部。
傳統技術尚未適當地解決這些問題，特別是對於設計用於以可重複的方式移除微量材料的處理。例如，許多電漿和濕式蝕刻處理在接觸時開始蝕刻基板材料，這將在蝕刻劑到達特徵的底部之前移除特徵的頂部處的材料。這可能導致傾斜的側壁和其他不規則性遍佈於基板的特徵。本技術利用蝕刻劑處理，蝕刻劑處理允許改進對蝕刻處理的開始和終止的控制，與傳統處理相比，這可允許改善蝕刻的均勻性。藉由以較低反應性的形式施加蝕刻劑，可延遲蝕刻處理直到蝕刻劑均勻地施加到基板。可接著活化蝕刻劑，這可允許在終止之前遍佈基板發生均勻的蝕刻處理。
儘管本說明書的其餘部分將例行地參照半導體處理，但是本技術不應被視為受限於半導體。例如，許多技術試圖在相對小的尺度上或遍佈可能不包括均勻特徵的材料執行材料移除。本蝕刻和移除技術也可適用於這些技術，可遍佈基板的特徵和在基板的特徵內提供均勻的移除。
轉到第1圖顯示了根據本技術的實施例的蝕刻半導體基板的方法100。方法可包括在操作110處將蝕刻劑施加到半導體基板。施加可在容納基板的半導體處理腔室內發生。蝕刻劑可藉由任何數量的流體輸送操作來施加，包括從基板的上方、下方或切向噴灑、溢流、流動或以其他方式輸送蝕刻劑。基板可安置在基座或卡盤上，基座或卡盤可在方法100期間夾持或以其他方式安置基板。基板可進行一個或多個處理操作以界定基板上或基板內的特徵，其可將一個或多個材料曝露於所施加的蝕刻劑。
在一些實施例中，基板可包括特徵，特徵具有由一種或多種材料界定的側壁。例如，可通過分層材料形成溝槽、柱、鰭或孔。分層材料可包括兩層或更多層材料，在實施例中可包括交替材料。例如，示例性結構可為或包括在基板之上（或作為基板）而層疊在一起的兩種或更多種材料。材料可包括在半導體處理中使用的任何數量的材料，包括含矽材料、含氧材料、含氮材料和其他金屬和非金屬材料。在本技術所涵蓋的一個示例性結構中，氧化矽層或一些其他金屬氧化物層及氮化矽層或一些其他金屬氮化物層可包括在交替層中。結構可包括任何數量的層，如下面將進一步討論的。
一個或多個特徵可藉由或通過結構的交替層而界定，包括先前提到的任何特徵。特徵可具有由一種或多種交替材料界定的側壁或其他表面。因此，基板可包括當施加時可接觸蝕刻劑的一種或多種曝露的材料。例如，包括上述材料的結構可包括含氧材料的曝露區域，含氧材料可為氧化矽，且結構可包括含氮材料的曝露區域，含氮材料可為氮化矽。在實施例中，基板可包括圍繞基板而界定的複數個特徵，諸如通過交替的材料層而界定的各種溝槽或結構。基板可為用於包括半導體、太陽能收集器、微流體裝置或其他結構的技術的200mm、300mm、450mm、600mm或更大的基板的多種尺寸和形狀的任一種。
可將蝕刻劑施加到基板上，諸如藉由噴塗或其他施加，並且可允許或使蝕刻劑在基板上的界定特徵內和周圍流動。蝕刻劑可在第一溫度下施加到基板上，第一溫度可為蝕刻劑活性較低、基本上不反應或基本上不與基板上的曝露材料反應的溫度。這可允許蝕刻劑均勻地遍佈基板而施加且被輸送到高深寬比特徵中，以在蝕刻處理之前將所有表面曝露於蝕刻劑。以這種方式，在蝕刻劑接觸所有表面之前，可減少或最小化蝕刻劑在基板上的接觸點處的優先蝕刻。
一旦蝕刻劑已經延伸遍佈基板並穿透基板的特徵，可在操作120將基板從第一溫度加熱到第二溫度。第二溫度可為蝕刻劑開始與基板上的一個或多個曝露表面反應的溫度。在操作130，基板可保持在第二溫度。基板可保持在第二溫度足以相對於基板上的另一種曝露材料執行一種曝露材料的蝕刻的一時間週期。在該時間週期之後，可在操作140終止蝕刻處理。
本技術所涵蓋的示例性實施例可包括在特徵的形成之後的蝕刻結構。例如，一些記憶體結構可包括交替的材料層，其中界定了孔或溝槽。在一個實施例中，特徵可包括氧化物和氮化物的交替層。執行的蝕刻可包括界定凹陷的電漿蝕刻或濕式蝕刻處理。這種蝕刻可能不完全界定特徵的側壁，且一種分層材料可比其他分層材料蝕刻得更多。在材料之間的偏移可取決於形成材料層的材料以及所執行的蝕刻處理。在一些實施例中，氮化物材料可稍微延伸到形成的溝槽中，而在其他實施例中，氧化物材料層可稍微延伸到形成的特徵中。這些材料的突出物可能為隨後的沉積、蝕刻或執行的其他處理提供挑戰，並可能影響裝置品質。本技術可用以均勻或弄平特徵的側壁。
在實施例中，材料的偏移量可小於或約為500nm，而在其他實施例中，材料的偏移量可大於或約為500nm。另外，偏移量可小於或約為400nm、小於或約為300nm、小於或約為200nm、小於或約為150nm、小於或約為100nm、小於或約為50nm、小於或約30nm、小於或約20nm、小於或約10nm、小於或約5nm、小於或約3nm、小於或約1nm、小於或約9Å、小於或約為8Å、小於或約為7Å、小於或約為6Å、小於或約為5Å、小於或約為4Å、小於或約為3Å或更小，諸如約為單層材料。在實施例中，氮化物材料可比氧化物材料稍微明顯，且所使用的蝕刻劑可配置成移除過量的氮化物材料，同時限制氧化物材料的移除。
在氮化物材料延伸經過氧化物材料的實施例中，蝕刻劑可為或包括磷酸。在包括不同材料或尋求蝕刻不同材料的其他實施例中，可使用不同的蝕刻劑。磷酸可以各種濃度施加，這可能影響選擇性和蝕刻速率。例如，隨著磷酸濃度增加，氮化矽的蝕刻速率可能增加。在實施例中，蝕刻劑可包括濃度高於或約50％的磷酸。磷酸濃度也可高於或約60％、高於或約70％、高於或約80％或可高於或約90％。在一些實施例中，濃度可為約60％至約90％。蝕刻劑也可包括一種或多種添加劑，添加劑可包括氟化銨、四乙氧基矽烷或可影響蝕刻劑的沸點、反應性或其他性質的其他材料。例如，當交替材料包括氧化矽時，可包括四乙氧基矽烷。添加劑可在蝕刻劑中摻入可溶性矽酸鹽，其可至少部分地抑制氧化矽的蝕刻速率。在實施例中，這可相對於氧化矽而增加蝕刻劑對氮化矽的選擇性。可提供可溶性矽酸鹽的其他材料也是有用的，且可包括矽酸，包括原矽酸、二矽酸、偏矽酸或焦矽酸，或與氧化物及/或氫氧化物基團耦合的其他含矽分子。另外，材料可包括矽酸鈉，或可包括在溶液中的其他含矽或矽酸鹽的材料。與氟化銨一起，材料可包括氫氟酸、六氟矽酸、二氟化銨或其他提供氟的材料。另外，也可使用任何這些材料的組合。
在實施例中，本技術可提供相對於氧化矽蝕刻氮化矽的選擇性大於或約為10：1。本技術還可提供一種相對於氧化矽蝕刻氮化矽的方法，其選擇性大於或約為20：1、大於或約為30：1、大於或約為50：1、大於或約為100：1、大於或約150：1、大於或約為200：1、大於或約為250：1、大於或約為300：1、大於或約為350：1、大於或約為400：1、大於或約為450：1、大於或約為500：1、大於或約為550：1、大於或約為600：1、大於或約為650：1、大於或約為700：1、大於約為750：1、大於或約為800：1、大於或約為850：1、大於或約為900：1、大於或約為950：1，大於或約為1000：1或更大。
在實施例中，根據本技術的氮化矽的蝕刻速率可大於或約為10Å/分鐘，且蝕刻速率可大於或約為50Å/分鐘、大於或約為60Å/分鐘、大於或約為70Å/分鐘、大於或約為80Å/分鐘、大於或約為90Å/分鐘、大於或約為100Å/分鐘、大於或約為110Å/分鐘、大於或約為120Å/分鐘、大於或約為130Å/分鐘、大於或約為140Å/分鐘、大於或約為150Å/分鐘、大於或約為160Å/分鐘、大於或約為170Å/分鐘、大於或約為180Å/分鐘、大於或約為190Å/分鐘、大於或約為200Å/分鐘、大於或約為210Å/分鐘、大於或約為220Å/分鐘、大於或約為230 Å/分鐘、大於或約為240Å/分鐘、大於或約為250Å/分鐘、大於或約為260Å/分鐘、大於或約為270Å/分鐘、大於或約為280Å/分鐘、大約為或約為290Å/分鐘、大於或約為300Å/分鐘或更高，這取決於用於處理的蝕刻劑中所包括的材料，及設計的移除量。
例如，本技術的一些實施例可涉及相對於氮化矽層移除氮化矽的突出物。突出物可限制為小於50nm的材料，且可小於或約為40nm、小於或約為30nm、小於或約為20nm、小於或約為10nm、小於或約為90Å、小於或約為80Å、小於或約為70Å、小於或約為60Å、小於或約為50Å、小於或約為40Å、小於或約為30Å、小於或約為20Å、小於或約為10Å、小於或約為5Å或更小，且可低至單層材料。因此，100Å/分鐘或更低的蝕刻速率可提供對處理的增強控制，以防止實質過度蝕刻。其他實施例可涉及更明顯的蝕刻，其中可移除超過50nm的氮化矽，然而包括移除數百奈米材料的處理可包括刷新基板上的蝕刻劑。在這些處理中，在一些實施例中，增強的蝕刻速率可提供相對於氧化物的更高選擇性。
施加到基板的蝕刻劑的量可取決於正在執行的蝕刻的量、基板的尺寸或其他變數。在一些實施例中，可施加蝕刻劑的表面塗層以執行蝕刻處理，其可提供足夠的蝕刻劑以塗佈基板並遍佈基板表面及穿過基板表面填充特徵。藉由限制施加到基板的蝕刻劑的量，可促進蝕刻處理的終止，及基板和蝕刻劑的加熱。作為一個非限制性示例，對於300mm的基板而言，施加的蝕刻劑的量可小於或約為200mL、小於或約為150mL、小於或約為100mL、小於或約為80mL、小於或約為60mL、小於或約為50mL、小於或約為40mL、小於或約為30mL、小於或約為20mL或更低。
第一溫度和第二溫度可至少部分地基於蝕刻劑的有效溫度。例如，取決於摻入的添加劑，包括磷酸的蝕刻劑在環境壓力下、低於約100℃可能具有降低的效率。在實施例中，第一溫度可低於或約為100℃，且第二溫度可高於或約為100℃。例如，在實施例中，第一溫度可低於或約為90℃、低於或約為80℃、低於或約為70℃、低於或約為60℃、低於或約為50℃、低於或約為40℃、低於或約為30℃、低於或約為25℃或可約為環境溫度。第一溫度可保持在蝕刻劑中包括的任何材料的熔點或結晶溫度之上。
第二溫度可為確定以產生其中可相對於氧化物選擇性地蝕刻氮化物的蝕刻處理的溫度。例如，在實施例中，第二溫度可高於約為100℃，且可高於或約為110℃、高於或約為120℃、高於或約為130℃、高於或約為140℃、高於或約為150℃、高於或約為160℃、高於或約為170℃、高於或約為180℃、高於或約為190℃、高於或約為200℃或更高。基於在時間週期內持續或保持的熱量施加，溫度可保持在第二溫度一時間週期。在一些實施例中，溫度可保持在蝕刻劑的沸點附近，可在約150℃和約200℃之間，這取決於蝕刻劑中包括的材料和添加劑。藉由在蝕刻劑的沸點附近的溫度下執行蝕刻，可等溫地執行蝕刻處理，這可提供對蝕刻處理和速率的額外控制。
可在實施例中快速執行加熱操作120，以提供開始蝕刻處理的更明顯的時間。例如，可經由加熱燈、熱板、IR能量或可施加到基板及/或蝕刻劑的其他熱源將熱量施加到處理腔室或基板。可在加熱期間旋轉或以其他方式操作晶圓，以增加遍佈基板的加熱的均勻性。加熱操作可在小於或約30秒內將基板及/或蝕刻劑的溫度從第一溫度升高到第二溫度，並可在小於或約25秒、小於或約20秒、小於或約15秒、小於或約10秒、小於或約5秒或更小內將溫度從第一溫度升高到第二溫度。藉由在加熱之前施加蝕刻劑，可在處理期間實現更均勻的溫度，因為可同時加熱所有蝕刻劑。類似地，在一些實施例中，在該方法期間蝕刻劑可能不會被刷新，這可在輸送額外的蝕刻劑時減少遍佈基板的散熱效應。
在一些實施例中，可執行額外的加熱以促進蝕刻劑的施加並增強基板上的特徵之間的蝕刻劑流動。例如，蝕刻劑在環境溫度下可能更黏稠，且因此在將蝕刻劑施加到基板期間，溫度可從環境溫度升高到低於或約100℃的溫度，這可降低蝕刻劑的黏度，同時仍然最小化蝕刻特性。在實施例中，蝕刻劑可被加熱到高於或約50℃、高於或約60℃、高於或約70℃、高於或約80℃、高於或約90℃或更高。
可將基板及/或蝕刻劑保持在第二溫度下足以進行蝕刻的時間週期。該時間週期可基於實施例中被蝕刻的材料的量，及可藉由蝕刻劑蝕刻而不刷新蝕刻劑的材料的量。例如，若蝕刻劑的蝕刻速率是100Å/分鐘的氮化物材料，且要移除的材料的量是100Å的氮化物，則該時間週期可為在該處理終止之前約一分鐘。在一些實施例中，該時間週期可小於或約為5分鐘，且在實施例中，該時間週期可小於或約為4分鐘、小於或約為3分鐘、小於或約為2分鐘、小於或約為60秒、小於或約為50秒、小於或約為40秒、小於或約為30秒、小於或約為20秒、小於或約為10秒或更小。
一旦蝕刻處理已移除足夠的材料，可藉由停止施加熱量及/或以其他方式停止蝕刻處理，從而終止蝕刻處理。在一個實施例中，可藉由施加稀釋劑或其他材料來驟冷蝕刻處理，稀釋劑或其他材料可執行稀釋蝕刻劑及/或降低蝕刻劑溫度的一種或多種動作。例如，可將一定體積的稀釋劑傾倒、流動或施加到基板上以驟冷該處理。稀釋劑可為鹼性流體、水（諸如去離子水），或稀釋劑可為可以一種或多種方式降低蝕刻劑的蝕刻能力的任何其他材料。可藉由使蝕刻劑與一定體積的稀釋劑接觸來驟冷蝕刻處理。施加的稀釋劑可在環境溫度下，且可以大於基板上包含的蝕刻劑的量的體積施加。
例如，去離子水可以大於或約1L/分鐘、大於或約1.5L/分鐘、大於或約2L/分鐘或更大的速率施加，以藉由降低蝕刻劑的溫度和濃度而降低蝕刻劑的蝕刻能力。可施加稀釋劑以在小於或約10秒內將蝕刻劑的蝕刻速率降低至少5倍，且可在小於或約8秒、小於或約6秒、小於或約5秒、小於或約4秒、小於或約3秒、小於或約2秒或更短內降低蝕刻速率。在所述的任何時間週期中，還可施加稀釋劑以將蝕刻劑的蝕刻速率降低至少10倍、至少20倍、至少100倍或更多倍。稀釋劑還可在小於或約10秒、小於或約8秒、小於或約6秒、小於或約4秒或更短內將蝕刻劑的溫度降低至低於約100℃。
在蝕刻操作的終止之後，也可執行其他任選操作。例如，在蝕刻期間，可能移除或逐出材料的顆粒，材料的顆粒可能黏附到基板的表面。可執行額外的清潔操作以減少污染或幫助從基板移除顆粒。例如，可執行聲波清潔操作以及半導體處理中典型的其他沖洗和乾燥操作。藉由執行根據本技術的方法，可提供更均勻的蝕刻處理。因為直到蝕刻劑已遍佈基板均勻地分佈之前，蝕刻處理可能不會開始，所以直到可同時在所有表面上發生性能之前，蝕刻可能受到限制。類似地，因為蝕刻處理可沿著所有深度及遍佈基板快速且均勻地驟冷，所以本技術可沿基板的所有區域提供更均勻的終止。這可對蝕刻處理的開始和終止提供更大的控制，蝕刻處理的開始和終止可能基本上通常遍佈基板開始和停止。
轉到第2A-2C圖顯示了根據本技術而處理的示例性結構200的示意性剖視圖。結構200可為正在其上執行處理的半導體基板的局部視圖。例如，結構200可包括遍佈基板的各種特徵，而圖式顯示了不旨在限制所描述的技術的單個示例性特徵。如第2A圖所示，結構200可包括基底基板205，基底基板205可為或包括矽或其他半導體材料或可在其上形成材料的裝置。
在實施例中，結構200可包括覆蓋基板205的材料層。例如，可在基板上形成交替的材料層，諸如在記憶體或其他半導體結構中。材料層可包括含氧材料210（諸如氧化矽）且可包括含氮材料215（諸如氮化矽）。在其他實施例中，可使用在半導體處理中使用的任何其他材料，並且可根據本技術對其進行蝕刻。雖然第2圖顯示了可在其上執行本技術的一種結構，但是該技術不限於此。例如，本技術可在其中可使用受控蝕刻的任何結構上執行，其中蝕刻的特徵可在於慎重的開始和終止，諸如利用本技術。
儘管圖式顯示了七個交替材料層，但是應該理解本技術不限於此。例如，可利用本技術的結構可包括各種形式的兩種或更多種曝露材料。在如圖所示分層的材料的結構中，或者在不同類型的結構中（諸如在不同的方向上），結構200可包括任何數量的材料層，諸如大於或約為2、大於或約為5、大於或約為10、大於或約為20、大於或約為30、大於或約為50、大於或約為70、大於或約為100或更多。先前的處理或形成操作可能已經產生溝槽220或孔或其他特徵，溝槽220或孔或其他特徵可包括由交替的材料層所界定的側壁或表面。如圖所示，溝槽220可能不具有均勻或一致的側壁輪廓。含氮材料215可能在溝槽220內延伸，並可包括延伸超出氧化物材料210的突出物部分217。
如第2B圖所示，可將蝕刻劑225施加到基板。蝕刻劑225可在低於100℃的溫度下提供，以在蝕刻劑完全穿透遍佈於基板的特徵之前限制蝕刻。一旦蝕刻劑已遍佈基板均勻地分佈且在基板的任何特徵內，可升高溫度到如前所述的第二溫度，以執行選擇性蝕刻，這可優先移除含氮材料的突出物部分。在與待蝕刻的材料的量成比例的一時間週期之後，可施加稀釋劑230，如第2C圖所示。稀釋劑可置換、稀釋或以其他方式降低蝕刻劑的功效。例如，稀釋劑可快速降低遍佈於基板和基板內的蝕刻劑的溫度及/或濃度。可用稀釋劑驟冷蝕刻處理，這可為蝕刻提供均勻的終止，以促進遍佈於基板和基板內更均勻的移除。
在蝕刻操作之後，溝槽或特徵的側壁可比蝕刻處理之前更均勻。例如，取決於待移除材料的厚度，藉由將材料的突出物減少大於或約50％，可改善交替材料層的均勻性。例如，當藉由蝕刻處理移除更大量的材料時，本技術可提供更小的公差。當移除20nm的材料時，小於或約10％的交替層的均勻性可能涉及+/-2nm的公差，而20Å的移除操作可能不能提供類似的公差。例如，20Å的10％是2Å，這可能小於材料的分子的厚度。因此，本技術可在從基板移除的材料量小於或約為50％的公差內蝕刻遍佈於基板和基板內的氮化物材料。
例如，若移除的材料量小於約10nm，則在實施例中可在+/-約5nm的公差內均勻地移除氮化物材料。在一些實施例中，可在移除的材料量小於或約為40％的公差內、小於或約為30％、小於或約為20％、小於或約為10％、小於或約為5％、小於或約為1％、小於或約為10個分子層、小於或約為9個分子層、小於或約為8個分子層、小於或約為7個分子層、小於或約為6個分子層、小於或約為5個分子層、小於或約為4個分子層、小於或約為3個分子層、小於或約為2個分子層、小於或約為1個分子層蝕刻遍佈於基板和基板內的氮化物材料，或在實施例中，氮化物材料可遍佈於基板和基板內為實質上或基本上均勻的。這可提供小於或約為20nm、小於或約為10nm、小於或約為5nm、小於或約為4nm、小於或約為3nm、小於或約為2nm、小於或約為2nm、小於或約為1 nm、小於或約為9Å、小於或約為8Å、小於或約為7Å、小於或約為6Å、小於或約為5Å、小於或約為4Å、小於或約為3Å、小於或約為2Å的公差，或在實施例中，可遍佈於基板及/或基板內提供基本上均勻的移除。
在前面的描述中，出於解釋的目的，已經闡述了許多細節以便提供對本技術的各種實施例的理解。然而，對於熟悉本領域者將顯而易見的是，某些實施例可在沒有這些細節的一些或具有額外細節的情況下實施。
已經揭露了若干實施例，熟悉本領域者將認識到，在不背離實施例的精神的情況下，可使用各種修改、替代構造和等同物。另外，尚未描述許多眾所周知的處理和元件，以避免不必要地模糊本技術。因此，以上的實施方式不應被視為限制本技術的範圍。
在提供值的範圍的情況下，應當理解除非上下文另有明確規定，否則還具體揭露了那個範圍的上限和下限之間的每個中間值，至下限單位的最小部分。涵蓋了在所宣稱的範圍中的任何宣稱值或未宣稱的中間值與那個宣稱的範圍中的任何其他宣稱或中間值之間的任何較窄範圍。這些較小範圍的上限和下限可獨立地包括或排除在該範圍內，且在較小範圍中包括任一個，兩個皆無或兩個限制的每個範圍也涵蓋在該技術內，受制於在所宣稱的範圍中任何特別排除的限制。若所宣稱的範圍包括一個或兩個限制，則還包括排除在那些所包括的限制的任一個或兩個的範圍。在列表中提供多個值的情況下，類似地具體揭露了涵蓋或基於這些值的任何值的任何範圍。
如於此和所附隨的申請專利範圍中所使用的，單數形式「一（a）」，「一（an）」和「該（the）」包括複數指代，除非上下文另有明確說明。因此，例如，提及「一材料」包括複數個這樣的材料，且提及「該試劑」包括提及一種或多種試劑及熟悉該領域者已知的其等同物等等。
此外，當在這份說明書和以下的申請專利範圍中使用時，詞語「包含（comprise(s)）」，「包含（comprising）」，「含有（contain(s)）」，「含有（containing）」，「包括（include(s)）」和「包括（including）」旨在指定所宣稱的特徵、整數、部件或操作的存在，但它們不排除一個或多個其他特徵、整數、部件、操作、動作或組的存在或添加。
100‧‧‧方法
110‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
200‧‧‧結構
205‧‧‧基板
210‧‧‧含氧材料
215‧‧‧含氮材料
217‧‧‧突出物部分
220‧‧‧溝槽
225‧‧‧蝕刻劑
藉由參照說明書的剩餘部分和圖式，可實現對所揭露實施例的本質和優點的進一步理解。
第1圖顯示了根據本技術的實施例的蝕刻半導體基板的方法的操作。
第2A-2C圖顯示了根據本技術處理的示例性基板的示意性剖視圖。
包括若干圖式作為示意圖。應理解圖式僅用於說明目的，且除非特別說明具有比例，否則不應視為具有比例。另外，作為示意圖，提供圖式是為了幫助理解，且可能不包括與實際表示相比的所有態樣或資訊，且可能包括用於說明目的的誇大材料。
在圖式中，類似的部件及/或特徵可具有相同的元件符號。此外，可藉由在元件符號之後用區分相似部件及/或特徵的字母來區分相同類型的各種部件。若在說明書中僅使用第一元件符號，則該描述適用於具有相同的第一元件符號的類似部件及/或特徵的任何一個，而與字母后綴無關。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種蝕刻一半導體基板的方法，該方法包含以下步驟： 將一蝕刻劑施加到該半導體基板，其中該半導體基板包括一含氧材料的一曝露區域和一含氮材料的一曝露區域；將該半導體基板從一第一溫度加熱到一第二溫度；將該半導體基板保持在該第二溫度一時間週期，該時間週期足以相對於該含氧材料進行該含氮材料的一蝕刻；及在該時間週期之後驟冷該蝕刻。
  2. 如請求項1所述之蝕刻一半導體基板的方法，其中該第一溫度低於約100℃。
  3. 如請求項1所述之蝕刻一半導體基板的方法，其中該第二溫度高於約100℃。
  4. 如請求項1所述之蝕刻一半導體基板的方法，其中該蝕刻劑包含一濃度為至少約60體積％的磷酸。
  5. 如請求項4所述之蝕刻一半導體基板的方法，其中該蝕刻劑進一步包含四乙氧基矽烷。
  6. 如請求項1所述之蝕刻一半導體基板的方法，其中該時間週期小於或約60秒。
  7. 如請求項1所述之蝕刻一半導體基板的方法，其中該半導體基板在小於或約10秒中從該第一溫度加熱到該第二溫度。
  8. 如請求項1所述之蝕刻一半導體基板的方法，其中該驟冷包含使該半導體基板與一定體積的去離子水接觸。
  9. 如請求項8所述之蝕刻一半導體基板的方法，其中該驟冷在小於或約10秒中將該蝕刻速率降低至少10倍。
  10. 一種蝕刻一半導體基板的方法，該方法包含以下步驟： 將一蝕刻劑施加到該半導體基板，其中該半導體基板包括一氧化物材料和一氮化物材料的多個交替層；在小於或約30秒中將該半導體基板從一第一溫度加熱到大於或約100℃的一第二溫度；將該半導體基板保持在該第二溫度一時間週期；以大於或約10：1的一選擇性相對於該氧化物材料蝕刻該氮化物材料；及稀釋該蝕刻劑以終止該蝕刻。
  11. 如請求項10所述之蝕刻一半導體基板的方法，其中該半導體基板被加熱到高於或約150℃的一溫度。
  12. 如請求項10所述之蝕刻一半導體基板的方法，其中將少於或約200mL的蝕刻劑施加到該半導體基板。
  13. 如請求項10所述之蝕刻一半導體基板的方法，進一步包含在該加熱期間旋轉該半導體基板。
  14. 如請求項10所述之蝕刻一半導體基板的方法，其中蝕刻該氮化物材料的一速率大於或約每分鐘100Å。
  15. 如請求項10所述之蝕刻一半導體基板的方法，其中在蝕刻的該氮化物材料量小於或約30％的一公差內遍佈該半導體基板均勻地蝕刻該氮化物材料。
  16. 如請求項10所述之蝕刻一半導體基板的方法，其中稀釋該蝕刻劑在小於或約10秒中將該蝕刻劑的一溫度降低到低於約100℃。
  17. 如請求項10所述之蝕刻一半導體基板的方法，其中該蝕刻劑包含一濃度為至少約75體積％的磷酸。
  18. 如請求項10所述之蝕刻一半導體基板的方法，其中該蝕刻劑進一步包含可溶性矽酸鹽或含氟材料的至少一種。
  19. 如請求項10所述之蝕刻一半導體基板的方法，其中在該蝕刻處理期間可不施加額外的蝕刻劑。
  20. 如請求項10所述之蝕刻一半導體基板的方法，其中蝕刻的該氮化物材料的量可小於或約為100Å。
TW107122270A 2017-07-17 2018-06-28 氮化物特徵的受控蝕刻 TW201909264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762533415P 2017-07-17 2017-07-17
US62/533,415 2017-07-17

Publications (1)

Publication Number Publication Date
TW201909264A true TW201909264A (zh) 2019-03-01

Family

ID=64999705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122270A TW201909264A (zh) 2017-07-17 2018-06-28 氮化物特徵的受控蝕刻

Country Status (3)

Country Link
US (1) US10840104B2 (zh)
TW (1) TW201909264A (zh)
WO (1) WO2019018293A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432092B2 (ja) * 2018-07-20 2024-02-16 東京エレクトロン株式会社 ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823461B1 (ko) * 2007-05-11 2008-04-21 테크노세미켐 주식회사 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물
KR101097275B1 (ko) * 2009-10-07 2011-12-22 솔브레인 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
US9691628B2 (en) * 2010-12-10 2017-06-27 Tel Fsi, Inc. Process for silicon nitride removal selective to SiGex
KR101320421B1 (ko) * 2011-12-23 2013-10-23 솔브레인 주식회사 식각용액 및 이를 이용한 절연막의 패턴 형성방법
JP6440111B2 (ja) * 2014-08-14 2018-12-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR20160050536A (ko) 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9997373B2 (en) * 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9659788B2 (en) 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures

Also Published As

Publication number Publication date
US10840104B2 (en) 2020-11-17
US20190019688A1 (en) 2019-01-17
WO2019018293A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
JP2024512696A (ja) 直接接合方法及び構造体
JP3662472B2 (ja) 基板表面の処理方法
CN101882595B (zh) 阻挡层的去除方法和装置
TWI704605B (zh) 半導體裝置與其形成方法
CN102044410B (zh) 减少微负载的等离子体蚀刻方法
TW201243030A (en) Selective silicon nitride etch
TW200539330A (en) Ozone vapor clean method
US10515820B2 (en) Process and apparatus for processing a nitride structure without silica deposition
JP2014090192A (ja) 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
TW461025B (en) Method for rounding corner of shallow trench isolation
KR102514663B1 (ko) 실리콘 게르마늄을 선택적으로 습식 에칭하기 위한 액체 혼합물 및 실리콘 게르마늄을 선택적으로 습식 에칭하는 방법
TWI279859B (en) Method of manufacturing a semiconductor device, and a semiconductor substrate
KR20030010754A (ko) 플라즈마 반응 이온 에칭 폴리머 제거 방법
TW201909264A (zh) 氮化物特徵的受控蝕刻
CN107633998B (zh) 形成欧姆接触的方法以及半导体器件的制作方法
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
CN104465367B (zh) 一种对场氧化层进行处理的方法及应用
TW202422701A (zh) 高深寬比接點(harc)蝕刻
CN106298504A (zh) 减薄栅极氧化层的方法及mos器件的制作方法
CN106298494B (zh) 一种多晶硅刻蚀方法
CN103985670A (zh) 阻挡层的去除方法和装置
JP4231049B2 (ja) ウェーハの粗面処理方法
WO2016150287A1 (zh) 用于制造半导体器件的方法及设备
CN112086335B (zh) 半导体器件的制备方法
JP4609616B2 (ja) 半導体装置用洗浄剤