TW315519B - - Google Patents

Download PDF

Info

Publication number
TW315519B
TW315519B TW085104327A TW85104327A TW315519B TW 315519 B TW315519 B TW 315519B TW 085104327 A TW085104327 A TW 085104327A TW 85104327 A TW85104327 A TW 85104327A TW 315519 B TW315519 B TW 315519B
Authority
TW
Taiwan
Prior art keywords
layer
fuse
integrated circuit
fuse link
oxide
Prior art date
Application number
TW085104327A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW315519B publication Critical patent/TW315519B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/055Fuse
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/926Dummy metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

3l55i9 * 經濟部中央棣準局員工消費合作杜印製 Α7 Β7 五、發明説明(工) ' ' 本發明-般側於半導體積體電路。本發明特别係關於 含有熔絲鏈路之積體電路,該熔絲鏈路於操作電路製造完 成後’但是於_電路接收其最終的倾料前,用以规 劃選定特徵至積體電路。 相關技術之説明 熔絲鏈路選擇性規劃之特徵諸如於動態隨機存取記憶體 元件(DRAMs)之冗餘,電壓選擇,封裝插脚輸出選擇,或 任何其匕由製造者所欲之選擇,其係於操作電路之實質完 成後,但是於最終的處理步驟前予以實施。此幫助製造者 增加產量或供數個不同的終端產品便利一種基本設計之使 用。 這種規劃常可藉由使用雷射光束之輻射能量而產生。雷 射光束予以導引通過透明氧化物材料層之薄區域以加熱及 打開半導體基體載有的導體層之薄熔絲鏈路部分。一般半 導體基體予以處理以含有所欲之雜質及載有-所欲之絶緣材 料及傳導材料層以形成操作電路。操作電路然後予以電氣 測拭以及任何所欲之選擇,諸如使用供非操作電路之冗餘 電路’予以規劃至使用雷射光束以打開某一熔絲鏈路或諸 鏈路之元件。 嫁絲鍵路經常形成作爲形成於半導體基體之上堆疊層内 之導體層的部分。尤其’有一厚氧化層形成於基體及熔絲 鍵路之間。傳導材料之底階層予以圖索化以形成所欲之導 體引線及薄溶絲鏈路。形成於傳導材料底階層之上之傳導 材料層小心地避免重疊熔絲鏈路部分,因而雷射光束可以 紙張績適用中_家樣率(CNS) A4^ (加χ297公董) I---------裝-- *- (讀先閲讀背面之注意事項再填寫本頁) 4' 315519 經濟部中央梂準局貝工消費合作杜印製 A7 B7 五、發明説明(2 ) 由上面進入熔絲鏈路。目前有三層之多的金屬傳導材料使 用於傳導材料底層之上。 於一事例中’製造的最後一個步驟’最終施如於整個基 體之上的保護氧化物氮化物及PIX敷層予以圖案化及除去 ’以提供至接合墊及所有熔絲鏈路之通路。雷射光束予以 向下導引至選定熔絲鏈路或諸鏈路以加熱及打開鏈路。沒 有其它的敷層施加於供至所有熔絲鏈路通路之開啓的區域 之上。此事例僅使用一道昂貴的光製版處理步騍在打開接 合塾的同時進入所有溶絲鏈路,但是留下溶絲鏈路及自開 啓的熔絲鏈路延伸的傳導材料暴露於不具防潮密封之元件 。露出的傳導材料,諸如金屬,會腐蝕及造成可靠性問題 。一個解決此問題之方法爲提供一種保護結構如劃線( scribe line)之邊緣,但是此需要較大的熔絲區域而增加 晶片尺寸及製造成本。 於另一事例中,於施加保護外層前,於婊絲鏈路之上的 氧化層予以圖案化及蝕刻以提供至所有熔絲鏈路之通路。 雷射光束而後用以打開選定的熔絲鏈路。然後施加氧化物 氮化物及PIX的保護敷層以將開啓的熔絲鏈路密封,並予 以光製版圖案化以露出接合墊。本事例自元件密封開啓的 熔絲鏈路,但是需要额外的圖案化及蝕刻處理步驟以進入 ‘ 熔絲鏈路,而且須將保護外層圖案化及蝕刻以進入接合墊 。此增加製造成本。 發明概要 本發明於進入熔絲鏈路及打開接合墊消除一道圖案化光 本紙張尺度逍用中國國家揉準(CNS ) A4规格(210X297公釐) ---------η ! •I (請先閲讀背面之注項再填寫本頁) 、1r X广 經濟部中央標準局員工消費合作杜印製 A7 B7____ 五、發明説明(3 ) 製版步驟及蝕刻。熔絲鏈路及接合墊係形成於金屬傳導材 料之頂層。熔絲鏈路係存在於處理期間製備之絶緣材料之 梯階的底部而接合墊存在於較熔絲鏈路稍高階層的絶緣材 料上。一蓋氧化物而後予以沉積在熔絲鏈路及接合墊之上 。該蓋氧化物予以平坦化及全面性蝕刻以露出接合墊之頂 表面而保留熔絲鏈路以所欲之氧化物材料厚度覆蓋著。此 獲得露出的接合墊及覆蓋的熔絲鏈路而無需昂貴的處理步 骤0 部分完成的元件而後予以電氣測試以及在保護的氧化物 氮化物及PIX予以施加、圖案化及蝕刻而最後露出接合墊 前,通過氧化物執行任一炼絲規劃。 於絶緣層内低下之階梯載有的熔絲鏈路可藉由提高接合 塾區域而使用额外的下層形成。例如,一群記憶體儲存胞 元可予以形成在用來供作接合墊的區域之下,或是位於溶 絲鏈路之下的一層可予以除去。 - 或者’熔絲鍵路及接合墊可予以形成在同一階層。於這 些事例之一,沉積於熔絲鏈路及接合墊之上的蓋氧化物係 藉由接觸接合墊以進行電氣測試之探針的機械及電子應力 ’自接合墊除去。於這些事例之另一例,接合墊係以細小 的缝隙形成,蓋氧化物係以一種ECR氧化物沉積技術沉積 ,以及氧化物蝕刻留下熔絲鏈路覆蓋著而露出接合墊傳導 材料。在此二例,不需要階梯結構並且僅需一道沉積處理 便可獲得露出的接合墊而保留熔絲鏈路以沉積的蓋氧化物 覆蓋著。 ' 5 - - —_ . ..,今、<· 本紙^5^中國國家為^((:1^)人4規格(210X297i^ ~- (請先閲讀背面之注意事項再填寫本頁) t --!1 1^1 ^ -- - I —in ii - -- _:i-τ> 、1· r Α7 Β7 3ί55ΐ9 五、發明説明 圖示之簡要説明 圖la及lb各表示於施加雷射先束至溶祕路期間及之後 ’具有習知_崎之積體電路形式化垂直截面圖; 圖2a及2b各表示於施加雷射光束至熔絲鏈路期間及之後 ’具有習知稼絲配置之積體電路形式化垂直截面圖; 圖3a及3b各表示於施加雷射光束至熔絲鏈路期間及之後 ’具有本發明之溶絲配置之猜體電路形式化垂直截面圖; 圖4a’ 4b及4c爲描示形成一梯階之處理步樣的形式化側 截面圖; 圖5a’ 5b及5c爲描示第一平坦化程序之處理步驟的形式 化倒截面圖; 圖6a’ 6b及6c爲描示第二平坦化程序之處理步驟的形式 化侧截面圖; 圖7a及7b爲描示接合墊及熔絲鏈路於同一階層上的形式 化侧截面圖; 一 圖8a及8b爲描示於虛記憶體胞元結構之上形成一梯階的 形式化側截面圖; 圖9a,%及9c爲描示'形成'接合墊及熔絲鏈路於同一階層 之處理步驟的形式化侧截面圖。 詳細説明 於圖1,積體電路10包括基體12,該基體含有所欲形成 的雜質。於基體12之頂表面之上,一複晶石夕材料之第一傳 導層予以圖案化及蝕刻以形成熔絲鏈路16。適合的絶緣材 料形成於複晶矽之第一傳導層及基體12之頂表面之間,以 6 - 本紙張又度逍用中國國家揉準(CNS ) A4规格(210X297公釐) c請先閲讀背面之注意事項再填寫本頁) 4 裝----II--訂 經 中 央 棣 準 貝 工 消 費 合 杜 印 製 經濟部中央榡準局貝工消費合作杜印製 嫠) A7 B7 五、發明説明( 自基材12絶緣熔絲鏈路16。亦可存在其它處理步驟以形成 所欲之其它電路元件。 在熔絲16之階層之上,第一階層之金屬材料18予以圖案 化及蚀刻以形成所欲之傳導引線。再一絶緣層形成於熔絲 16之階層及第一金屬材料18之間,以自傳導金屬材料18絶 緣複晶矽材料之熔絲16。在第一階層之金屬材料π之上, 第二階層之金屬材料20予以圖案化及蝕刻,以在積體電路 10内形成所欲之傳導引線。於第二階層之金屬材料2〇圖案 化及蝕刻的特徵之一爲一接合墊22。在雜質14 ,第一階層 之金屬材料18及第二階層之金屬材料2〇之間,可予以形成 所欲之管道24以垂直地互相連接傳導材料階層内之傳導引 線’不論其爲複晶發或余屬,諸如銘。 在第二階層之金屬材料20之上,蓋氧化物材料26予以形 成且随後以保護的氧化物氮化物層28及ριχ層3〇覆蓋著。 蓋氧化物層26,保護的氧化物氮化物層28支ριχ材料做 爲外層以及保護積體電路之頂部使元件免於濕氣。 在這些層形成於積體電路1〇之後,蓋氧化物層26、保護 的氧化物氮化物層28及PIX層30藉由圖案化予以光處理並 蝕刻,以將其自接合塾22之頂表面除去而形成一開口32至 熔絲鏈路16之上。雷射光束料導引域定的_键路16 以加熱及打’何在_鏈路之兩端間的電連接。此規劃 積體電路以供先前所述任—個所欲之操作。 於圖1b’ _鏈路16爲開啓的但沒有其它的層沉積於或 形成於積㈣路1G之頂部^此留下祕_絲鏈路Μ暴露 象紙張^適用中國國家 (请先閲讀背面之注意事項存填寫本茛) _____I----------A 装- ——、1r 經濟部中央橾準局員工消費合作杜印製 A7 B7 五、發明説明(6 ) 於濕氣的侵入而導致先前所解釋的可靠性問題。 於圖2a,雖然未明確描示’但是於圖la中先前所述所有 的層已形成在蓋氧化物層26之上。已存在一圖案化的光處 理步驟及蝕刻以形成一開口 34供進入熔絲16。雷射光束36 而後予以導引至下面選定的熔絲鏈路以將其打開。於國2b ,於規劃熔絲鏈路16之後,保護的氧化物氮化物,層28及 PU層30予以沉積在積體電路10之頂部且予以圖案化及蚀 刻以露出接合墊22。於圖2所描示熔絲鏈路16之形成及規 劃能力需要兩道圖案化及蝕刻步驟,先提供至熔絲鏈路16 之通路及於施加保護的氧化物氮化物層28及PIX層30後, 提供至接合墊22之通路。 於圖3a,雖然未明確描示,但是於圖la中先前所述所有 的層包含蓋氧化物層26已經形成。並且,整個積體電路1〇 之頂部以蓋氧化物層26覆蓋著,予以全面性蝕刻以露出接 合墊22。熔絲鏈路16形成於一梯階結構38之'底部,該梯階 結構形成於成長或沉積於基體12之上的材料下層。此放置 熔絲鏈路16之頂表面在接合墊22之頂表面之下。全面性蝕 刻的結果留下足羚的蓋氧化物氮化物層26厚度以覆蓋熔絲 鏈路16之頂表面。於電氣測試之後,雷射光束36可施加至 選定的熔絲鏈路16以提供所欲之规劃。 於圖3b,保護的氧化物氮化物層28及PIX層30已予以施 加並光處理以打開至接合墊22之頂表面的通路。 藉由於梯階38内形成如此的熔絲16, 一種廉價的蓋氧化 物層26之全面性反向触刻(|)ianket etch-back)露出接合 本紙張尺度適财咖家標準(CNS) A4規格(21GX297公费) ---------C 裝--- ** (請先聞讀背面之注意事項再填寫本頁) 訂 <--------1—— 3155J9 經濟部中央橾準局員工消費合作杜印震 A7 B7 五、發明説明(7 ) 墊22及保留熔絲鏈路16適當地以蓋氣化物材料26覆蓋著。 熔絲鏈路16僅需要一塊於傳導材料之頂階層内的小區域。 以全面性蝕刻露出接合墊22可便利積體電路1 〇之電氣測試 。熔絲鏈路而後可通過蓋氧化物層26予以修整。修整之後 ,溶絲鏈路16予以密封並藉外層材料以防濕氣,且藉由僅 使用一道光處理圖案及蝕刻程序便可進入接合墊22以使用 接合線。 蓋氧化物層係計劃用以防止任何小丘生長(hillock growth),及於燒結(sintering)期間金屬之頂階層的氧化 ,該燒結經常在蓋氧化物沉積後發生。此恰好地留下蓋氧 化物作爲在溶絲鏈路之上所需之屏蔽材料以供修整。 圖4描示一獲得所欲之梯階結構之程序。於圖乜,此程 序首先製造一圖案化的複晶矽結構4〇。於圖4b,氧化層已 予以沉積。圖案化及蝕刻以獲得兩個氧化物結構42及44。 複晶矽材料40做爲供蝕刻步驟之抑制器。索:圖杬,兩個附 加的氧化物層46及48予以沉積或形成於該氧化物結構42及 44之上,而複晶矽材料40可獲得所欲之梯階結構38。此梯 階結構實質地造成一具有傾斜侧壁52之平坦底部50。 於圖5a,溶絲鏈路已形成於梯階結構38之底部,且蓋氧 化物層26已均勻地形成以覆蓋熔絲鏈路16及接合墊22。於 圖5b’積體電路10之頂表面以旋轉塗布玻璃(Spin_〇n glass)方式予以平坦化,該旋轉塗布玻璃予以燒結而轉變 成玻璃氧化物薄膜。於圖5c,越過積體電路1〇之整個表面 的全面性蝕刻將接合墊22打開,但是維持熔絲鏈路16於蓋 -9 - 本紙張尺度適用中國國家棣準(CNS ) Α4规格(210x1^^7 J--------------X 篆---- (請先閲讀背面之注意事項再填寫本頁) 訂---- 4 B7 五、發明説明(8 ) 氣化物層26之至少一部分之下。此爲另一個可用以消除〜 道圖案化之光處理步驟及蝕刻以露出熔絲鏈路16或接合勢 22 〇 * - 於圖6,雖然未明確描示,但是於圖la中先前所迷所有 的層已形成在蓋氧化物層%之上。於圖6a,蓋氧化物層26 予以沉積做爲一厚氧化物。於圖肋,蓋氧化物層26以化學 機械抛光步驟予以平坦化。於圖6c,存在一越過積體電路 10之整個表面的全面性蝕刻,以露出接合墊22而維持—些 蓋氧化物材料26於梯階結構38内之熔絲鏈路16之上。 於圖7,雖然未明確描示,但是於圖la中先前所述所有 的層包含蓋氧化物層26已經形成。於圖7a,溶絲鏈路16與 接合墊22存在於同一水平階層。蓋氧化物層26同樣予以沉 積在熔絲鏈路16及接合墊22之上。探針7〇,係用於電氣測 試載於積體電路10上之電路,提供物理上足夠的機械及電 子應力自接合墊22之上的蓋氧化物層26的部分截斷。此提 供至接合墊22之通路而無須任何蓋氧化物層26之圖案化或 蝕刻。雷射光束36而後用以打開選定的熔絲鏈路16。
經濟部中央標率局員工消費合作社印I 於圖7b,保護的氧化物氮化物層28及PIX層30而後予以 施加、圖案化及蝕刻,以獲得至接合墊22之通路同時密封 已修整的熔絲鏈路16。所有於圖7所描述之結構内的處理 並不存在任何梯階結構38。 於圖8,梯階結構38之效果可經由其它方法獲得。於圖 8a,一群有效或虚記憶體胞元8〇形成於基體12上。接合墊 22然後形成在記憶體胞元結構之上。熔絲鏈路16形成至記 -10 - 本紙張尺度遗用中國國家揉率(CNS ) A4規格(21^97公釐) 經濟部中央樣準局貝工消費合作社中袋 A7 _ B7 _ 五、發明説明(9 ) 憶體結構80之側邊。随著沉積或形成附加的絶緣及傳導材 料層於基體12、接合墊22及熔絲鏈路16之間,囡爲記億體 胞元結構80附加之高度,接合墊22係放置於較熔絲鏈路16 較高的階層。蓋氧化物層26而後沉積在接合墊22及熔絲鏈 路16之上且予以平坦化以露出接合墊22而保留熔絲鏈路16 以蓋氧化物層26之一些厚度覆蓋著。雷射光束36而後可予 以導引至選定的熔絲鏈路16以打開熔絲鏈路。於圖8b,保 護的氧化物氮化物層28及PIX層30予以施加、圖案化及蚀 刻以露出接合墊22〇 於圖9,與熔絲鏈路之上的氧化物厚度相較,於接合塾 之上較薄的氧化物厚度可由不同的方法獲得。於圖,接 合墊90包含以細小缝隙形成之金屬材料。蓋氧化物層加使 用一種偏壓電漿電子回旋共振程序而沉積在接合塾9〇及溶 絲鏈路之上。此留下在接合墊9〇之上的蓋氧化物層26較熔 絲鏈路之上的蓋氧化物層薄。於圖9b,積體電路1〇之整個 頂表面的全面性蝕刻露出接合墊90之頂表面,而維持熔絲 鏈路16以所欲之蓋氧化物層26厚度覆蓋著。於圖%,保護 的氧化物氮化物層28及PIX層30予以形成越過積體電路10 之頂部,圖案化及蝕刻以露出接合墊供附上接合線。 本發明藉由消除一道完整的光處理步驟:形成一光抗蝕 劑層,將光抗蝕劑層圖案化,暴露光抗蝕劑層,將未暴露 的抗蝕劑部分洗掉,執行下面材料的蝕刻而然後將抗蝕劑 材料除去,因而減少製造成本及循環時間。 紙張尺S:速用中國國豕榡準(CNS )八顿路(21 公董) (請先閲讀背面之注意事項再填寫本頁) 裝 杯 ^15519
本發明則藉由全面㈣刻以露出接合替之頂表面而維持 熔絲鏈路讀欲之蓋氧㈣層厚度之下,舞_路形成 於蓋氧化物層之下。之後,保護的氡化物氮化㈣及犯 30層形成於熔絲鏈路16之上以將任—開啓的熔絲鏈路密封 。積體電路10之整個頂表面的全面性蝕刻可於製造期間廉 償地及快速地產生。 熟於此技藝之人士將可瞭解圖式係形式化以強調本發明 ,且避免對形成於基體12及用以形成熔絲鏈路16和接合墊 22之頂階層金屬材料之間的多層產生混淆。熟於此技藝之 人士亦將瞭解雖然僅有一個熔絲鏈路及一個接合墊描示 於這些圏式,其它多個熔絲鏈路及接合塾可以如所欲地安 置在整個積體電路1〇上所欲的位置。接合墊可配置於自任 一熔絲鏈路之遠側。熟於此技藝之人士亦將瞭解可使用不 同的方法以獲得梯階結構或梯階結構之利益,而無需使用 本專利所揭露之梯階結構。於頂層或傳導材料之階層内形 成炼絲鏈路亦可避免覆蓋積體電路之層的深蝕刻。可使用 其它不同之變化而仍然在申請專利範圍内。 經濟部中央標準局員工消費合作社印製 1張 紙 一本 Μ 準 ί標 I家 -釐 公 7 29

Claims (1)

  1. 315519 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. —種積體電路,包括: A. —半導體材料之基體; B. —圖案化之複晶矽層,形成於基體之上且與基體絶 緣; C. 一第一圖案化金屬層,形成於圖案化之複晶矽層之 上且與圖案化之複晶矽層絶緣; D. —圖案化金屬之頂層,形成於該第一圖案化金屬層 之上,至少一圖案化金屬之頂層的熔絲部分形成熔絲鏈 路;以及 E. —氧化物層,至少形成於圖案化金屬之頂層的熔絲 部分之上。 2. 如申請專利範圍第1項之積體電路,其中圖案化金屬之 頂層包含至少一接合部分形成實質上不具任何氧化物層 之接合墊。 3. 如申請專利範圍第1項之積體電路,包含一保護的氧化 物氮化物層於該氧化物層之上,及一PIX層於該保護的一 氧化物氮化物層之上。 4. 如申請專利範圍第1项之積體電路,其中圖案化金屬之 頂層包含至少一接合部分形成實質上不具任何氧化物層 之接合墊,該接合部分及該熔絲部分各具有一頂表面,且 該接合部分之頂表面係位於該熔絲部分之頂表面之上的 階層。 5. 如申請專利範圍第4項之積體電路,包括一虚記憶體胞 元結構安置於接合部分之下,以將接合部分提高於熔絲 -13 - (請先閱讀背面之注意事項再填寫本頁) _____^ I裝-- 訂------線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3l55i9
    “專利範固 AS Β8 CS D8 部分之上。 6 專利職第1項之積體電路,其帽案化金屬之 、至少—接合部分軸實質上不具任何氧化物層 ^ 〇塾’且該接合塾予㈣成多個、制之金屬片與 溶絲部分存在於同_階層上。 *如申請專利範圍第1項之積體電路,其中圖案化金屬之 頂屠包含至少一接合部分形成實質上不具任何氧化物層 之接合墊,且該接合墊與熔絲部分存在於同二階層上。 (請先閲讀背面之注$項再填寫本頁) ---^Λ_ 装-- 訂 經濟部中央梂隼局員工消费合作社印装 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐)
TW085104327A 1995-03-30 1996-04-12 TW315519B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41365195A 1995-03-30 1995-03-30

Publications (1)

Publication Number Publication Date
TW315519B true TW315519B (zh) 1997-09-11

Family

ID=23638087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104327A TW315519B (zh) 1995-03-30 1996-04-12

Country Status (6)

Country Link
US (2) US5650355A (zh)
EP (1) EP0735583B1 (zh)
JP (1) JPH08274175A (zh)
KR (1) KR100422292B1 (zh)
DE (1) DE69632661T2 (zh)
TW (1) TW315519B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294346B1 (ko) 1998-11-07 2001-07-12 허인구 제거가능한 토목용 앵커
US6518140B2 (en) * 1998-11-07 2003-02-11 Samsung Electronics Co., Ltd. Manufacturing methods for defect removable semiconductor devices
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6124165A (en) * 1999-05-26 2000-09-26 Vanguard International Semiconductor Corporation Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs
DE10123686C1 (de) 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement
DE10344502A1 (de) * 2003-09-24 2005-05-04 Infineon Technologies Ag Verfahren zum Aufbringen von Schutzschichten auf Fuse-Leitbahnen
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
US20050250256A1 (en) * 2004-05-04 2005-11-10 Bing-Chang Wu Semiconductor device and fabricating method thereof
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
DE102004031465A1 (de) * 2004-06-30 2005-09-08 Infineon Technologies Ag Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung
US20060163734A1 (en) * 2005-01-24 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure and method for making the same
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US4608668A (en) * 1981-09-03 1986-08-26 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
US5326709A (en) * 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
US5270251A (en) * 1993-02-25 1993-12-14 Massachusetts Institute Of Technology Incoherent radiation regulated voltage programmable link
EP0618620B1 (en) * 1993-04-01 1999-11-24 Advanced Micro Devices, Inc. Semiconductor fuse structures
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
EP0735583B1 (en) 2004-06-09
KR100422292B1 (ko) 2004-06-16
DE69632661D1 (de) 2004-07-15
US6331739B1 (en) 2001-12-18
US5650355A (en) 1997-07-22
JPH08274175A (ja) 1996-10-18
EP0735583A3 (en) 1997-05-21
DE69632661T2 (de) 2004-10-14
EP0735583A2 (en) 1996-10-02

Similar Documents

Publication Publication Date Title
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US4740485A (en) Method for forming a fuse
TW315519B (zh)
US5550399A (en) Integrated circuit with windowed fuse element and contact pad
US5719448A (en) Bonding pad structures for semiconductor integrated circuits
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
EP0720230B1 (en) Fuse structure for an integrated circuit device
US4518981A (en) Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
EP0564138A1 (en) Field programmable device
KR900002084B1 (ko) 반도체장치
US5652169A (en) Method for fabricating a programmable semiconductor element having an antifuse structure
TW486785B (en) Semiconductor device having a fuse
TW319907B (zh)
US6194318B1 (en) Manufacturing multiple layered structures of large scale integrated semiconductor devices
US6472253B1 (en) Programmable semiconductor device structures and methods for making the same
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
US6306746B1 (en) Backend process for fuse link opening
JPWO2009104343A1 (ja) 半導体装置および半導体装置の製造方法
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
TW315464B (en) Polysilicon fuse with peripheral isolated by at least two metal layers
TW384537B (en) Method of manufacturing metal fuse capable of reducing laser repair energy
JPH0430471A (ja) 半導体装置及びその製造方法
TW396530B (en) Method for simplifying masking process to form a raised type fuse structure and fuse window with sidewall protection structure
TW529147B (en) Structure of metal fuse of semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees