TWI492206B - 電激發光畫素電路 - Google Patents

電激發光畫素電路 Download PDF

Info

Publication number
TWI492206B
TWI492206B TW102125567A TW102125567A TWI492206B TW I492206 B TWI492206 B TW I492206B TW 102125567 A TW102125567 A TW 102125567A TW 102125567 A TW102125567 A TW 102125567A TW I492206 B TWI492206 B TW I492206B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically connected
gate terminal
scan signal
voltage source
Prior art date
Application number
TW102125567A
Other languages
English (en)
Other versions
TW201421442A (zh
Inventor
Shih Song Cheng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102125567A priority Critical patent/TWI492206B/zh
Priority to CN201310339702.8A priority patent/CN103489399B/zh
Publication of TW201421442A publication Critical patent/TW201421442A/zh
Application granted granted Critical
Publication of TWI492206B publication Critical patent/TWI492206B/zh

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

電激發光畫素電路
本發明是有關於有機發光二極體顯示之技術領域，且特別是有關於一種有機發光二極體顯示器的電激發光畫素電路。
請參照圖1，其為傳統有機發光二極體(Organic Light Emitting Diode,OLED)電激發光畫素電路之示意圖。此種電激發光畫素電路100包括有驅動電晶體102、開關電晶體104、電容106以及有機發光二極體110。驅動電晶體102之第一端電性連接至電壓源OVDD。開關電晶體104之閘極端因電性連接關係而接收掃描訊號SCAN，開關電晶體104之第一端因電性連接關係而接收資料電壓Vdata，而第二端則係電性連接至驅動電晶體102之閘極端。電容106之兩端跨接於驅動電晶體102之閘極端與第一端之間。有機發光二極體110之陽極端電性連接至驅動電晶體102之第二端，而陰極端則電性連接至另一電壓源OVSS。前述畫素結構係根據驅動電晶體102之第一端與閘極端的電位差Vsg 產生畫素電流Ioled 驅動有機發光二極體110發亮，流過有機發光二極體110之畫素電流即為Ioled =K*(Vsg -|VTH |)2 。K為常數，Vsg 之大小 係相關於電壓源OVDD及資料電壓Vdata之大小，VTH 為驅動電晶體102之臨界電壓。
由於製程的影響，每一個畫素的驅動電晶體102的臨界電壓VTH 均不相同，導致有機發光二極體顯示器內部畫素與畫素之間會有畫素電流Ioled 差異，使得流過每一個有機發光二極體OLED的電流不同其所產生的亮度就會不同，因而造成面板顯示不均勻的問題。
本發明提出一種電激發光畫素電路，包括有機發光二極體、補償單元以及開關電晶體。有機發光二極體具有陽極端與陰極端，有機發光二極體的陰極端電性連接至第一電壓源。補償單元係電性連接至第二電壓源，並用以接收控制訊號、第一掃描訊號與第二掃描訊號，其中第一掃描訊號與第二掃描訊號的脈衝致能期間皆在控制訊號的脈衝致能期間內，而第一掃描訊號的脈衝致能期間在第二掃描訊號的脈衝致能期間之前。開關電晶體具有第一端、第二端以及閘極端，開關電晶體之二端電性連接於補償單元與有機發光二極體的陽極端之間，並依據控制訊號導通開關電晶體，其中第一電壓源與第二電壓源皆為固定電壓，且第一電壓源的位準相反於第二電壓源的位準。
本發明再提出一種電激發光畫素電路，包括有機發光二極體、開關電晶體、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第一電容。其中，有機發光二極體具有陽極端與陰極端，有機發光二極體的陰極端係電性連接至第一電壓源。開關電晶體具有第一端、第二 端以及閘極端，開關電晶體的第二端電性連接至有機發光二極體的陽極端，開關電晶體的閘極端則係用以接收控制訊號，並依據控制訊號導通開關電晶體。第一電晶體具有第一端、第二端以及閘極端，其中第一電晶體的第一端電性連接至第二電壓源，而第一電晶體的閘極端則係用以接收控制訊號。第二電晶體具有第一端、第二端以及閘極端，其中第二電晶體的第一端電性連接至第一電晶體的第二端，第二電晶體的第二端電性連接至開關電晶體的第一端。第三電晶體具有第一端、第二端以及閘極端，其中第三電晶體的第一端係用以接收資料電壓，第三電晶體的第二端電性連接至第二電晶體的第一端，而第三電晶體的閘極端則係用以接收第二掃描訊號。第四電晶體具有第一端、第二端以及閘極端，其中第四電晶體的第一端電性連接至第二電晶體的第二端，第四電晶體的第二端電性連接至第二電晶體的閘極端，而第四電晶體的閘極端則係用以接收第二掃描訊號。第五電晶體具有第一端、第二端以及閘極端，第五電晶體的第一端與第五電晶體的閘極端皆電性連接至第二電壓源，第五電晶體的第二端電性連接至第二電晶體的閘極端。第一電容，第一電容的其中一端係用以接收第一掃描訊號，而第一電容的另一端則係電性連接至第二電晶體的閘極端。
本發明又提出一種電激發光畫素電路，其包括發光元件、開關電晶體、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第一電容以及第二電容。發光元件具有陽極端與陰極端，發光元件的陰極端電性連接至第一電壓源。開關電晶體，開關電晶體具有第一端、第二端以及閘極端，開關電晶體的第二端電性連接至發光元件的陽 極端，而開關電晶體的閘極端則係用以接收控制訊號。第一電晶體具有第一端、第二端以及閘極端，第一電晶體的第一端電性連接至第二電壓源，而第一電晶體的閘極端則係用以接收控制訊號。第二電晶體具有第一端、第二端以及閘極端，第二電晶體的第一端電性連接至第一電晶體的第二端，而第二電晶體的第二端則電性連接至開關電晶體的第一端。第三電晶體具有第一端、第二端以及閘極端，第三電晶體的第一端電性連接至第二電晶體的第二端，第三電晶體的第二端電性連接至第二電晶體的閘極端，而第三電晶體的閘極端則係用以接收第一掃描訊號。第四電晶體具有第一端、第二端以及閘極端，第四電晶體的第一端係用以接收資料電壓，第四電晶體的第二端電性連接至第二電晶體的閘極端，而第四電晶體的閘極端則係用以接收第三掃描訊號。第五電晶體具有第一端、第二端以及閘極端，第五電晶體的第一端電性連接至第二電壓源，第五電晶體的第二端電性連接至第二電晶體的第二端，而第五電晶體的閘極端則用以接收第一掃描訊號。第一電容電性連接於第二電晶體的閘極端與第二電晶體的第一端之間。第二電容電性連接於第二電晶體的第一端與第二掃描訊號之間。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100、200、300、500、600、700、800‧‧‧電激發光畫素電路
102‧‧‧驅動電晶體
104、220、720、1002、1302‧‧‧開關電晶體
106、316、517、617、816、C1、C2‧‧‧電容
110、230、730‧‧‧有機發光二極體
OVDD、OVSS、Vref‧‧‧電壓源
SCAN‧‧‧掃描訊號
Vdata‧‧‧資料電壓
Ioled ‧‧‧畫素電流
210、310、510、610、710、810‧‧‧補償單元
EM‧‧‧控制訊號
S1‧‧‧第一掃描訊號
S2‧‧‧第二掃描訊號
S3‧‧‧第三掃描訊號
311、811、1003、1303‧‧‧第一電晶體
312、812、1004、1304‧‧‧第二電晶體
313、813、1005、1305‧‧‧第三電晶體
314、814、1006、1306‧‧‧第四電晶體
315、615、815、1007、1207、1307‧‧‧第五電晶體
A‧‧‧節點
VA ‧‧‧節點A的電位
T1~T5‧‧‧時間
1000、1200、1300‧‧‧電激發光畫素電路
1001、1301‧‧‧發光元件
圖1為習知電激發光畫素電路之示意圖。
圖2為依照本發明一實施例之電激發光畫素電路的示意圖。
圖3為依照本發明一實施例之補償單元內部的示意圖。
圖4係繪示圖3所示電激發光畫素電路之部分訊號的時序圖。
圖5為依照本發明一實施例之電激發光畫素電路內部的另一補償單元的示意圖。
圖6為依照本發明一實施例之電激發光畫素電路內部的再一補償單元的示意圖。
圖7為依照本發明另一實施例之電激發光畫素電路的示意圖。
圖8為依照本發明另一實施例之補償單元內部的示意圖。
圖9係繪示圖8所示電激發光畫素電路之部分訊號的時序圖。
圖10為依照本發明一實施例之電激發光畫素電路的示意圖。
圖11係繪示圖10所示電激發光畫素電路之部分訊號的時序圖。
圖12為依照本發明另一實施例之電激發光畫素電路的示意圖。
圖13為依照本發明另一實施例之電激發光畫素電路的示意圖。
圖14係繪示圖13所示電激發光畫素電路之部分訊號的時序圖。
圖2為依照本發明一實施例之電激發光畫素電路的示意圖。電激發光畫素電路200包括有補償單元210、開關電晶體220以及有機發光二極體230。其中，有機發光二極體230係具有陽極端與陰極端，有機發光二極體230的陰極端係電性連接至電壓源OVSS。補償單元210係電性連接至另一電壓源OVDD，並因電性連接關係而接收控制訊號EM、第一掃描訊號S1以及第二掃描訊號S2，其中第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間內，而第一掃描訊號S1的脈衝致能期間在第二掃描訊號S2的脈衝致能期間之前。開關電晶體220具有第一端、第二端以及閘極端，開關電晶體220之兩端電性連接於補償單元210與有機發光二極體230的陽極端之間，並依據控制訊號EM導通開關電晶體220。上述電壓源OVSS與OVDD皆為固定電壓，且電壓源OVSS的位準相反於電壓源OVDD的位準，電壓源OVSS例如是-4.4伏特，而電壓源OVDD例如是+4.6伏特。
詳細來說，請參照圖3，其為補償單元內部的示意圖。在圖3中，標示與圖2中之標示相同者表示為相同的元件、電壓源或訊號。圖3所示之補償單元310包括有第一電晶體311、第二電晶體312(以下所稱的第二電晶體即為驅動電晶體)、第三電晶體313、第四電晶體314、第五電晶體315以及電容316，其中第一電晶體至第五電晶體311~315皆具有第一端、第二端以及閘極端。第一電晶體311的第一端電性連接至電壓源OVDD，而第一電晶體311的閘極端則係因電性連接關係而接收控制訊號EM。第二電晶體312的第一端電性連接至第一電晶體311的第二端，而第二電晶體312的第 二端係電性連接至開關電晶體220的第一端。第三電晶體313的第一端係因電性連接關係而接收資料電壓Vdata，而第三電晶體313的第二端係電性連接至第二電晶體312的第一端，而第三電晶體313的閘極端則係因電性連接關係而接收第二掃描訊號S2。第四電晶體314的第一端係電性連接至第二電晶體312的第二端，而第四電晶體314的第二端係電性連接至第二電晶體312的閘極端，而第四電晶體314的閘極端則係因電性連接關係而接收第二掃描訊號S2。第五電晶體315的第一端與閘極端皆電性連接至電壓源OVDD，而第四電晶體314的第二端則係電性連接至第二電晶體312的閘極端。電容316之一端係因電性連接關係而接收第一掃描訊號S1，而電容316之另一端則係電性連接至第二電晶體312的閘極端。
在本實施例中，第一電晶體311、第二電晶體312、第三電晶體313、第四電晶體314、第五電晶體315與開關電晶體220可以都是PMOS電晶體。以下就以PMOS電晶體為例，來敘述圖3中之第一掃描訊號S1、第二掃描訊號S2與控制訊號EM的時序。
圖4係繪示圖3所示電激發光畫素電路之部分訊號的時序圖。在圖4中，標示與圖3中之標示相同者表示為相同的訊號，而標示VA 即為圖3所示之節點A的電位。從圖4可得知，在時間T1~T5期間中，第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間內，而第一掃描訊號S1的脈衝致能期間在第二掃描訊號S2的脈衝致能期間之前。其中，在時間T1與時間T5中，控制訊號EM的上升緣與第一掃描訊號S1的上升緣的間隔時間係 用來緩衝第一掃描訊號S1由低位準拉升至高位準所需的時間，而控制訊號EM的下降緣與第二掃描訊號S2的上升緣的間隔時間則係用來緩衝第二掃描訊號S2由低位準拉升至高位準所需的時間，如此一來，即可確保第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間之內。
雖然，在本實施例中，第一掃描訊號S1的下降緣與第二掃描訊號S2的下降緣皆有互為重疊的關係，但是在一些實施例中，第一掃描訊號S1的下降緣與第二掃描訊號S2的下降緣也可以非互為重疊關係。也就是說，在第一掃描訊號S1由高位準轉態為低位準之後，第二掃描訊號S2才開始由高位準轉態為低位準狀態。因此，第一掃描訊號S1的下降緣與第二掃描訊號S2的下降緣的重疊與否，僅要第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間之內，能夠使電激發光畫素電路正常運作，皆可實現本發明。而以上所列舉出的訊號實施樣態，僅是作為舉例之用，本發明並不依此為限。
下面將結合圖3及圖4來詳細描述電激發光畫素電路300之驅動過程，而本發明之電激發光畫素電路300之驅動過程主要包括有重置操作階段、寫入和補償操作階段以及發光操作階段，分別係落在時間T2、時間T3以及時間T5期間中。
具體而言，電激發光畫素電路300在重置操作階段T2期間中，控制訊號EM、第一掃描訊號S1與第二掃描訊號S2皆呈現高位準狀態，使得第五電晶體315為導通狀態，而第一電晶體311、第二電晶體312、第三電晶體313、第四 電晶體314與開關電晶體220都處於關閉狀態。此時，電壓源OVDD便透過導通的第五電晶體315提供至電容316使得節點A的電位VA 為OVDD+|VTH |。
接著在寫入和補償操作階段T3期間中，第一掃描訊號S1與第二掃描訊號S2皆呈現低位準狀態，而控制訊號EM則係呈現高位準狀態，使得第三電晶體313與第四電晶體314都為導通狀態，而第一電晶體311、第五電晶體315與開關電晶體220都處於關閉狀態。此時，由於節點A的電位會比第二電晶體312的第一端的電位來得高，因此第二電晶體312亦會處於關閉狀態。而原本儲存在電容316中的電荷會隨時間逐漸被釋放掉，然後當節點A的電位VA 下降到比Vdata-|VTH |還低的電位時，第二電晶體312便會被導通。
此時，在第二電晶體312、第三電晶體313與第四電晶體314都為導通狀態，且第一電晶體311、第五電晶體315與開關電晶體220都處於關閉狀態時，資料電壓Vdata的值便透過導通的第二電晶體312、第三電晶體313與第四電晶體314提供至電容316使得節點A的電位VA 維持在Vdata-|VTH |的位準。
最後在發光操作階段T5期間中，第一掃描訊號S1與控制訊號EM皆呈現低位準狀態，而第二掃描訊號S2則呈現高位準狀態，使得第一電晶體311、第二電晶體312與開關電晶體220都為導通狀態，而第三電晶體313、第四電晶體314與第五電晶體315都處於關閉狀態。如此一來，第二電晶體312(即驅動電晶體)便能根據此時其第一端與其閘極端上之電位差Vsg 產生畫素電流Ioled 驅動有機發光二極體230發亮。
承上述，流過有機發光二極體230之畫素電流Ioled =K*(vsg -|VTH |)2 。此時，第二電晶體312之第一端與閘極端上的電位差Vsg 分別為電壓源OVDD與節點A的電位Vdata-|VTH |，故流過有機發光二極體230之畫素電流即為Ioled =K*{[OVDD-(Vdata-|VTH |)]-|VTH |}2 =K*(OVDD-Vdata)2 。由此可以得知，於發光操作階段T5期間中，流過有機發光二極體230之畫素電流Ioled 僅與電壓源OVDD和資料電壓Vdata有關，而與第二電晶體312(即驅動電晶體)之臨界電壓VTH 完全無關。如此一來，有機發光二極體之製程對驅動電晶體的臨界電壓之影響而造成的面板顯示不均勻之問題可以得到有效改善，從而使得有機發光二極體顯示器於顯示畫面時能夠對臨界電壓作補償，且在長時間使用下仍能保持較佳的顯示品質。
此外，在一些實施例中，本發明之電激發光畫素電路內部的補償單元還可作些許改良，以圖5與圖6來分別說明之。圖5為依照本發明之電激發光畫素電路內部的另一補償單元的示意圖。在圖5中，標示與圖3中之標示相同者表示為相同的物件、電壓源或訊號。圖5所示之電激發光畫素電路500之補償單元510與圖3所示之電激發光畫素電路300之補償單元310的不同之處，在於此電激發光畫素電路500內部的補償單元510還包含電容517，其電性連接於第四電晶體314的第二端與閘極端之間。
而圖6則為依照本發明之再一電激發光畫素電路內部的補償單元的示意圖。在圖6中，標示與圖3中之標示相同者表示為相同的物件、電壓源或訊號。圖6所示之電激發光畫素電路600之補償單元610與圖3所示之電激發光畫 素電路300之補償單元310的不同之處，在於此電激發光畫素電路600內部的補償單元610還包含電容617，電容617的第一端可電性連接至電壓源OVDD或電壓源Vref，而電容617的第二端則電性連接至電容316的其中一端。此外，補償單元610內部的第五電晶體615，第五電晶體615的第一端與閘極端皆可電性連接至電壓源Vref，而第五電晶體615的第二端則係電性連接至第二電晶體312的閘極端。在本實施例中，電壓源OVSS、OVDD與Vref皆為固定電壓，而電壓源OVSS的位準相反於電壓源OVDD的位準，且電壓源Vref的位準係大於等於電壓源OVDD的位準。上述之電壓源OVSS例如是-4.4伏特，電壓源OVDD例如是+4.6伏特，而電壓源Vref例如是大於或等於+4.6伏特。以上這兩種電激發光畫素電路500與600之驅動過程，本領域具有通常知識者可以從圖4所描述的時序內容來推之，因此不再加以贅述。
圖7為依照本發明另一實施例之電激發光畫素電路的示意圖。此電激發光畫素電路700包括補償單元710、開關電晶體720以及有機發光二極體730。其中，有機發光二極體730係具有陽極端與陰極端，有機發光二極體730的陽極端係電性連接至電壓源OVDD。補償單元710係電性連接至另一電壓源OVSS，並因電性連接關係而接收控制訊號EM、第一掃描訊號S1以及第二掃描訊號S2，其中第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間內，而第一掃描訊號S1的脈衝致能期間在第二掃描訊號S2的脈衝致能期間之前(後詳述)。開關電晶體720具有第一端、第二端以及閘極端，開關電晶體720之兩端電性連接於補償單元710與有機發光二極體730的陰極端之間， 並依據控制訊號EM導通開關電晶體720。上述電壓源OVDD與OVSS皆為固定電壓，且電壓源OVDD的位準相反於電壓源OVSS的位準，電壓源OVDD例如是+4.6伏特，而電壓源OVSS例如是-4.4伏特。
詳細來說，請參照圖8，其為補償單元內部的示意圖。在圖8中，標示與圖7中之標示相同者表示為相同的物件、電壓源或訊號。圖8所示之補償單元810包括有第一電晶體811、第二電晶體812(即驅動電晶體)、第三電晶體813、第四電晶體814、第五電晶體815以及電容816，其中第一電晶體至第五電晶體811~815皆具有第一端、第二端以及閘極端。第一電晶體811的第一端電性連接至第二電壓源OVSS，而第一電晶體811的閘極端則係因電性連接關係而接收控制訊號EM。第二電晶體812的第一端電性連接至第一電晶體811的第二端，而第二電晶體812的第二端係電性連接至開關電晶體720的第一端。第三電晶體813的第一端係因電性連接關係而接收資料電壓Vdata，而第三電晶體813的第二端係電性連接至第二電晶體812的第一端，而第三電晶體813的閘極端則係因電性連接關係而接收第二掃描訊號S2。第四電晶體814的第一端係電性連接至第二電晶體812的第二端，而第四電晶體814的第二端係電性連接至第二電晶體812的閘極端，而第四電晶體814的閘極端則係因電性連接關係而接收第二掃描訊號S2。第五電晶體815的第一端與閘極端皆電性連接至電壓源OVSS，而第五電晶體815的第二端係電性連接至第二電晶體812的閘極端。電容816之一端係因電性連接關係而接收第一掃描訊號S1，而電容816之另一端則係電性連接至第二電晶體812的閘極端。
在本實施例中，第一電晶體811、第二電晶體812、第三電晶體813、第四電晶體814、第五電晶體815與開關電晶體720皆採用NMOS電晶體來實現。以下就以NMOS電晶體為例，來敘述圖8中之第一掃描訊號S1、第二掃描訊號S2與控制訊號EM的時序。
圖9係繪示圖8所示電激發光畫素電路之部分訊號的時序圖。在圖9中，標示與圖8中之標示相同者表示為相同的訊號，而標示VA 即為圖8所示之節點A的電位。從圖9可得知，在時間T1~T5期間中，第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間內，而第一掃描訊號S1的脈衝致能期間在第二掃描訊號S2的脈衝致能期間之前。其中，在時間T1與時間T5中，控制訊號EM的下降緣與第一掃描訊號S1的下降緣的間隔時間係用來緩衝第一掃描訊號S1由高位準降為低位準所需的時間，而控制訊號EM的上升緣與第二掃描訊號S2的下降緣的間隔時間則係用來緩衝第二掃描訊號S2由高位準降為低位準所需的時間，如此一來，即可確保第一掃描訊號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間之內。
雖然，在本實施例中，第一掃描訊號S1的上升緣與第二掃描訊號S2的上升緣皆有互為重疊的關係，但是在一些實施例中，第一掃描訊號S1的上升緣與第二掃描訊號S2的上升緣也可以非互為重疊關係。也就是說，在第一掃描訊號S1由低位準轉態為高位準之後，第二掃描訊號S2才開始由低位準轉態為高位準狀態。因此，第一掃描訊號S1的上升緣與第二掃描訊號S2的上升緣的重疊與否，僅要第一掃描訊 號S1與第二掃描訊號S2的脈衝致能期間皆在控制訊號EM的脈衝致能期間之內，能夠使電激發光畫素電路正常運作，皆可實現本發明。而以上所列舉出的訊號實施樣態，僅是作為舉例之用，本發明並不依此為限。
請再參照圖9，本領域具有通常知識者可以從前述實施例之電激發光畫素電路300所描述的時序內容，而按照圖9所繪示之第一掃描訊號S1、第二掃描訊號S2與控制訊號EM的時序來推得圖8之電激發光畫素電路800的驅動過程，因此就不再加以贅述。
圖10為依照本發明一實施例之電激發光畫素電路的示意圖。此電激發光畫素電路1000主要係以發光元件1001、開關電晶體1002、第一電晶體1003、第二電晶體1004、第三電晶體1005、第四電晶體1006、第五電晶體1007、電容C1以及電容C2所組成。如圖所示，發光元件1001的陰極端電性連接至電壓源OVSS。開關電晶體1002的第二端電性連接至發光元件1001的陽極端，而開關電晶體1002的閘極端係用以接收控制訊號EM。第一電晶體1003的第一端電性連接至電壓源OVDD，而第一電晶體1003的閘極端則係用以接收控制訊號EM。第二電晶體1004的第一端電性連接至第一電晶體1003的第二端，而第二電晶體1004的第二端電性連接至開關電晶體1002的第一端。第三電晶體1005的第一端電性連接至第二電晶體1004的第二端，第三電晶體1005的第二端電性連接至第二電晶體1004的閘極端，而第三電晶體1005的閘極端用以接收第一掃描訊號S1。第四電晶體1006的第一端係用以接收資料電壓Vdata，第四電晶體1006的第二端電性連接至第二電晶體1004的閘極端，而第四電晶體 1006的閘極端則係用以接收第三掃描訊號S3。第五電晶體1007的第一端電性連接至電壓源OVDD，第五電晶體1007的第二端電性連接至第二電晶體1004的第二端，而第五電晶體1007的閘極端則用以接收第一掃描訊號S1。電容C1電性連接於第二電晶體1004的閘極端與第二電晶體1004的第一端之間。電容C2電性連接於第二電晶體1004的第一端與第二掃描訊號S2之間。上述電壓源OVDD與OVSS皆為固定電壓，且電壓源OVDD的位準相反於電壓源OVSS的位準，電壓源OVDD例如是+4.6伏特，而電壓源OVSS例如是-4.4伏特。另外，此實施例中的發光元件1001係以有機發光二極體來實現。
在本實施例中，開關電晶體1002、第一電晶體1003、第二電晶體1004、第三電晶體1005、第四電晶體1006與第五電晶體1007皆採用PMOS電晶體來實現。以下就以PMOS電晶體為例，來敘述圖10中之第一掃描訊號S1、第二掃描訊號S2、第三掃描訊號S3與控制訊號EM的時序。
圖11係繪示圖10所示電激發光畫素電路之部分訊號的時序圖。如圖所示，在時間T1~T4分別表示為電激發光畫素電路的重置期間、補償期間、資料寫入期間以及發光期間。第一掃描訊號S1在重置期間(即時間T1)以及補償期間(即時間T2)位於第一位準，第一掃描訊號S1在資料寫入期間(即時間T3)以及發光期間(即時間T4)位於第二位準。第二掃描訊號S2在重置期間(即時間T1)位於第一位準，第二掃描訊號S2在補償期間(即時間T2)的起始時由第一位準轉態至第二位準。第三掃描訊號S3在重置期間(即時間T1)、補償期間(即時間T2)以及發光期間(即時間T4)位於第二位準，第三掃描訊 號S3在資料寫入期間(即時間T3)位於第一位準。控制訊號EM在重置期間(即時間T1)、補償期間(即時間T2)以及資料寫入期間(即時間T3)時位於第二位準，控制訊號EM在發光期間(即時間T4)時位於第一位準。在此實施例中，所述之第一位準即為邏輯低位準狀態，而所述之第二位準則為邏輯高位準狀態。
詳細來說，當電激發光畫素電路1000在重置期間(即時間T1)時，第一掃描訊號S1與第二掃描訊號S2皆呈現邏輯低位準狀態，而第三掃描訊號S3與控制訊號EM皆呈現邏輯高位準狀態，使得開關電晶體1002、第一電晶體1003、第二電晶體1004與第四電晶體1006都處於關閉狀態，而第三電晶體1005與第五電晶體1007都處於開啟狀態。此時，電壓源OVDD便透過導通的第五電晶體1007與導通的第三電晶體1005提供至電容C1使得節點A的電位約略為DVDD。
接著，當電激發光畫素電路1000在補償期間(即時間T2)時，第一掃描訊號S1呈現邏輯低位準狀態，而第二掃描訊號S2、第三掃描訊號S3與控制訊號EM皆呈現邏輯高位準狀態，使得開關電晶體1002、第一電晶體1003與第四電晶體1006都處於關閉狀態，而第二電晶體1004、第三電晶體1005與第五電晶體1007都處於開啟狀態。此時，節點A的電位約略為DVDD，而第二電晶體1004之第一端的電位約略為DVDD+|VTH |，因此在節點A的電位相較於第二電晶體1004的第一端的電位來得低的情況下，第二電晶體1004處於開啟狀態。當電激發光畫素電路1000在資料寫入期間(即時間T3)時，第一掃描訊號S1、第二掃描訊號S2與控制訊號EM皆呈現邏輯高位準狀態，而第三掃描訊號S3則呈現邏輯低位準狀 態，使得開關電晶體1002、第一電晶體1003、第三電晶體1005與第五電晶體1007都處於關閉狀態，而第二電晶體1004與第四電晶體1006都處於開啟狀態。此時，節點A的電位約略為第四電晶體1006的第一端所接收的資料電壓Vdata，而第二電晶體1004之第一端的電位則約略DVDD+|VTH |+α(Vdata-DVDD)。其中，α為二個電容C1與C2間的比值，即為
最後，當電激發光畫素電路1000在發光期間(即時間T4)時，第一掃描訊號S1、第二掃描訊號S2與第三掃描訊號S3皆呈現邏輯高位準狀態，而控制訊號EM則呈現邏輯低位準狀態，使得開關電晶體1002、第一電晶體1003與第二電晶體1004都處於開啟狀態，而第三電晶體1005、第四電晶體1006與第五電晶體1007都處於關閉狀態。此時，第二電晶體1004之第一端的電位約略為OVDD，節點A的電位則約略為Vdata-|VTH |+α(DVDD-Vdata)。如此，第二電晶體1004便能根據其第一端與其閘極端上之電位差產生畫素電流Ioled 驅動發光元件1001發亮。
承上述，流過發光元件1001之畫素電流Ioled =1/2*K*(Vsg -|VTH |)2 。此時，第二電晶體1004之第一端與閘極端上的電位差Vsg 分別為電壓源OVDD與節點A的電位Vdata-|VTH |+α(DVDD-Vdata)，故流過發光元件1001之畫素電流即為Ioled =1/2*K*{OVDD-[Vdata-|VTH |+α(DVDD-Vdata)]-|VTH |}2 =1/2*K*[(1-α)*(OVDD-Vdata)]2 。由此可以得知，流過發光元件1001之畫素電流Ioled 僅與電壓源OVDD和資料電壓Vdata有關，而與第二電晶體1004(即驅動電晶體) 之臨界電壓VTH 無關。如此一來，所述之發光元件之製程對驅動電晶體的臨界電壓之影響而造成的面板顯示不均勻之問題可以得到有效改善，從而使得此實施例之電激發光顯示畫素於顯示畫面時能夠對臨界電壓作補償，且在長時間使用下仍能保持較佳的顯示品質。
此外，在一些實施例中，上述之電激發光顯示畫素亦可作出些許改良，以圖12來說明之。圖12為依照本發明另一實施例之電激發光畫素電路的示意圖。在圖12中，標示與圖10中之標示相同者表示為相同的元件、電壓源或訊號。圖12所示之電激發光顯示畫素1200與圖10所示之電激發光顯示畫素1000的不同之處，在於電激發光顯示畫素1200中之第五電晶體1207的第一端係電性連接至電壓源OVDD，而第五電晶體1207的第二端則係電性連接至第三電晶體1005的第一端。至於此種電激發光顯示畫素1200的詳細驅動過程，本領域具有通常知識者可以從圖11所描述的時序內容來推之，因此不再贅述。
圖13為依照本發明另一實施例之電激發光畫素電路的示意圖。圖13所示之電激發光畫素電路1300與圖10所示之電激發光顯示畫素1000的不同之處，在於電激發光畫素電路1300主要係以發光元件1301、開關電晶體1302、第一電晶體1303、第二電晶體1304、第三電晶體1305、第四電晶體1306與第五電晶體1307所組成。其中，這些電晶體皆採用NMOS電晶體來實現。如圖所示，發光元件1301的陽極端電性連接至電壓源OVDD。開關電晶體1302的第一端電性連接至發光元件1301的陰極端，開關電晶體1302的閘極端則係用以接收控制訊號EM。第一電晶體1303的第二端電性 連接至電壓源OVSS，而第一電晶體1303的閘極端則係用以接收控制訊號EM。第二電晶體1304的第一端電性連接至開關電晶體1302的第二端，而第二電晶體1304的第二端則電性連接至第一電晶體1303的第一端。第三電晶體1305的第一端電性連接至第二電晶體1304的第二端，第三電晶體1305的第二端電性連接至第二電晶體1304的閘極端，而第三電晶體1305的閘極端則係用以接收第一掃描訊號S1。第四電晶體1306的第一端係用以接收資料電壓Vdata，第四電晶體1306的第二端電性連接至第二電晶體1304的閘極端，而第四電晶體1306的閘極端則係用以接收第三掃描訊號S3。第五電晶體1307的第一端電性連接至電壓源OVSS，第五電晶體1307的第二端電性連接至第二電晶體1004的第二端，而第五電晶體1307的閘極端則用以接收第一掃描訊號S1。電容C1電性連接於第二電晶體1304的閘極端與第二電晶體1304的第一端之間。電容C2電性連接於第二電晶體1304的第一端與第二掃描訊號S2之間。上述電壓源OVDD與OVSS皆為固定電壓，且電壓源OVDD的位準相反於電壓源OVSS的位準，電壓源OVDD例如是+4.6伏特，而電壓源OVSS例如是-4.4伏特。另外，此實施例中的發光元件1301係以有機發光二極體來實現。
圖14係繪示圖13所示電激發光畫素電路之部分訊號的時序圖。如圖所示，在時間T1~T4分別表示為電激發光畫素電路的重置期間、補償期間、資料寫入期間以及發光期間。第一掃描訊號S1在重置期間(即時間T1)以及補償期間(即時間T2)位於第一位準，第一掃描訊號S1在資料寫入期間(即時間T3)以及發光期間(即時間T4)位於第二位準。第二掃 描訊號S2在重置期間(即時間T1)位於第一位準，第二掃描訊號S2在補償期間(即時間T2)的起始時由第一位準轉態至第二位準。第三掃描訊號S3在重置期間(即時間T1)、補償期間(即時間T2)以及發光期間(即時間T4)位於第二位準，第三掃描訊號S3在資料寫入期間(即時間T3)位於第一位準。控制訊號EM在重置期間(即時間T1)、補償期間(即時間T2)以及資料寫入期間(即時間T3)時位於第二位準，控制訊號EM在發光期間(即時間T4)時位於第一位準。在此實施例中，所述之第一位準即為邏輯高位準狀態，而所述之第二位準則為邏輯低位準狀態。至於此種電激發光顯示畫素1300的詳細驅動過程，本領域具有通常知識者可以從圖11所描述的時序內容來推之，因此不再贅述。
綜上所述，本發明解決前述問題的主要方式，乃是藉由對電激發光畫素電路結構進行設計，可使得流過有機發光二極體或是發光元件的畫素電流之大小相關於電壓源和資料電壓，而與驅動電晶體之臨界電壓完全無關。因此，本發明實施例提出的電激發光畫素電路可有效改善面板顯示不均勻的問題，以提供高質量的顯示畫面，進而達成本發明的目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧電激發光畫素電路
230‧‧‧有機發光二極體
OVDD、OVSS‧‧‧電壓源
Ioled ‧‧‧畫素電流
310‧‧‧補償單元
220‧‧‧開關電晶體
EM‧‧‧控制訊號
Vdata‧‧‧資料電壓
S1‧‧‧第一掃描訊號
S2‧‧‧第二掃描訊號
311‧‧‧第一電晶體
312‧‧‧第二電晶體
313‧‧‧第三電晶體
314‧‧‧第四電晶體
315‧‧‧第五電晶體
316‧‧‧電容
A‧‧‧節點

Claims (11)

  1. 一種電激發光畫素電路，包括：一有機發光二極體，具有一陽極端與一陰極端，該有機發光二極體的該陰極端電性連接至一第一電壓源；一補償單元，電性連接至一第二電壓源，並用以接收一控制訊號、一第一掃描訊號與一第二掃描訊號，該第一掃描訊號與該第二掃描訊號的脈衝致能期間皆在該控制訊號的脈衝致能期間內，而該第一掃描訊號的脈衝致能期間在該第二掃描訊號的脈衝致能期間之前，該補償單元包括：一第一電晶體，該第一電晶體具有一第一端、一第二端以及一閘極端，該第一電晶體的該第一端電性連接至該第二電壓源，而該第一電晶體的該閘極端則係用以接收該控制訊號；一第二電晶體，該第二電晶體具有一第一端、一第二端以及一閘極端，該第二電晶體的該第一端電性連接至該第一電晶體的該第二端，該第二電晶體的該第二端電性連接至該開關電晶體的該第一端；一第三電晶體，該第三電晶體具有一第一端、一第二端以及一閘極端，該第三電晶體的該第一端係用以接收一資料電壓，該第三電晶體的該第二端電性連接至該第二電晶體的該第一端，而該第三電晶體的該閘極端則係用以接收該第二掃描訊號；一第四電晶體，該第四電晶體具有一第一端、一第二端以及一閘極端，該第四電晶體的該第一端電性連接至該第二電晶體的該第二端，該第四電晶體的該第二端電性連 接至該第二電晶體的該閘極端，而該第四電晶體的該閘極端則係用以接收該第二掃描訊號；一第五電晶體，該第五電晶體具有一第一端、一第二端以及一閘極端，該第五電晶體的該第一端與該閘極端皆電性連接至該第二電壓源，該第五電晶體的該第二端電性連接至該第二電晶體的該閘極端；以及一第一電容，該第一電容的其中一端係用以接收該第一掃描訊號，而另一端則係電性連接至該第二電晶體的該閘極端；以及一開關電晶體，該開關電晶體具有一第一端、一第二端以及一閘極端，該開關電晶體之二端電性連接於該補償單元與該有機發光二極體的該陽極端之間，並依據該控制訊號導通該開關電晶體，其中該第一電壓源與該第二電壓源皆為固定電壓，且該第一電壓源的位準相反於該第二電壓源的位準。
  2. 如申請專利範圍第1項所述之電激發光畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體與該開關電晶體皆為相同型態。
  3. 如申請專利範圍第1項所述之電激發光畫素電路，其中該補償單元更包括有一第二電容，該第二電容電性連接於該第四電晶體的該第二端與該閘極端之間。
  4. 如申請專利範圍第1項所述之電激發光畫素電路，其中在一第一階段期間中，該控制訊號、該第一掃描訊號與該第二掃描訊號具有一第一位準，在一第二階段期間中，該第一 掃描訊號與該第二掃描訊號具有一第二位準，而該控制訊號則係具有該第一位準，在一第三階段期間中，該第一掃描訊號與該第二掃描訊號具有該第二位準，而該控制訊號則係為該第一位準，該第一位準的極性相反於該第二位準的極性。
  5. 如申請專利範圍第1項所述之電激發光畫素電路，其中該補償單元包括有：一第一電晶體，該第一電晶體具有一第一端、一第二端以及一閘極端，該第一電晶體的該第一端電性連接至該第二電壓源，而該第一電晶體的該閘極端則係用以接收該控制訊號；一第二電晶體，該第二電晶體具有一第一端、一第二端以及一閘極端，該第二電晶體的該第一端電性連接至該第一電晶體的該第二端，該第二電晶體的該第二端電性連接至該開關電晶體的該第一端；一第三電晶體，該第三電晶體具有一第一端、一第二端以及一閘極端，該第三電晶體的該第一端係用以接收一資料電壓，該第三電晶體的該第二端電性連接至該第二電晶體的該第一端，而該第三電晶體的該閘極端則係用以接收該第二掃描訊號；一第四電晶體，該第四電晶體具有一第一端、一第二端以及一閘極端，該第四電晶體的該第一端電性連接至該第二電晶體的該第二端，該第四電晶體的該第二端電性連接至該第二電晶體的該閘極端，而該第四電晶體的該閘極端則係用以接收該第二掃描訊號；一第五電晶體，該第五電晶體具有一第一端、一第二端 以及一閘極端，該第五電晶體的該第一端與該閘極端皆電性連接至一第三電壓源，該第五電晶體的該第二端電性連接至該第二電晶體的該閘極端，其中該第三電壓源為固定電壓，且該第三電壓源的位準係大於等於該第二電壓源的位準；一第一電容，該第一電容的其中一端係用以接收該第一掃描訊號，而該第一電容的另一端則係電性連接至該第二電晶體的該閘極端；以及一第二電容，電性連接於該第二電壓源或該第三電壓源以及該第一電容之間。
  6. 一種電激發光畫素電路，包括：一有機發光二極體，具有一陽極端與一陰極端，該有機發光二極體的該陰極端電性連接至一第一電壓源；一開關電晶體，該開關電晶體具有一第一端、一第二端以及一閘極端，該開關電晶體的該第二端電性連接至該有機發光二極體的該陽極端，該開關電晶體的該閘極端則係用以接收一控制訊號，並依據該控制訊號導通該開關電晶體；一第一電晶體，該第一電晶體具有一第一端、一第二端以及一閘極端，其中該第一電晶體的該第一端電性連接至一第二電壓源，而該第一電晶體的該閘極端則係用以接收該控制訊號；一第二電晶體，該第二電晶體具有一第一端、一第二端以及一閘極端，其中該第二電晶體的該第一端電性連接至該第一電晶體的該第二端，該第二電晶體的該第二端電性連接至該開關電晶體的該第一端；一第三電晶體，該第三電晶體具有一第一端、一第二端 以及一閘極端，其中該第三電晶體的該第一端係用以接收一資料電壓，該第三電晶體的該第二端電性連接至該第二電晶體的該第一端，而該第三電晶體的該閘極端則係用以接收一第二掃描訊號；一第四電晶體，該第四電晶體具有一第一端、一第二端以及一閘極端，其中該第四電晶體的該第一端電性連接至該第二電晶體的該第二端，該第四電晶體的該第二端電性連接至該第二電晶體的該閘極端，而該第四電晶體的該閘極端則係用以接收該第二掃描訊號；一第五電晶體，該第五電晶體具有一第一端、一第二端以及一閘極端，該第五電晶體的該第一端與該第五電晶體的該閘極端皆電性連接至該第二電壓源，該第五電晶體的該第二端電性連接至該第二電晶體的該閘極端；以及一第一電容，該第一電容的其中一端係用以接收一第一掃描訊號，而該第一電容的另一端則係電性連接至該第二電晶體的該閘極端。
  7. 如申請專利範圍第6項所述之電激發光畫素電路，更包括有一第二電容，該第二電容電性連接於該第四電晶體的該第二端與該閘極端之間。
  8. 一種電激發光畫素電路，包括：一發光元件，具有一陽極端與一陰極端，該發光元件的該陰極端電性連接至一第一電壓源；一開關電晶體，該開關電晶體具有一第一端、一第二端以及一閘極端，該開關電晶體的該第二端電性連接至該發光 元件的該陽極端，而該開關電晶體的該閘極端則係用以接收一控制訊號；一第一電晶體，該第一電晶體具有一第一端、一第二端以及一閘極端，該第一電晶體的該第一端電性連接至一第二電壓源，而該第一電晶體的該閘極端則係用以接收該控制訊號；一第二電晶體，該第二電晶體具有一第一端、一第二端以及一閘極端，該第二電晶體的該第一端電性連接至該第一電晶體的該第二端，而該第二電晶體的該第二端則電性連接至該開關電晶體的該第一端；一第三電晶體，該第三電晶體具有一第一端、一第二端以及一閘極端，該第三電晶體的該第一端電性連接至該第二電晶體的該第二端，該第三電晶體的該第二端電性連接至該第二電晶體的該閘極端，而該第三電晶體的該閘極端則係用以接收一第一掃描訊號；一第四電晶體，該第四電晶體具有一第一端、一第二端以及一閘極端，該第四電晶體的該第一端係用以接收一資料電壓，該第四電晶體的該第二端電性連接至該第二電晶體的該閘極端，而該第四電晶體的該閘極端則係用以接收一第三掃描訊號；一第五電晶體，該第五電晶體具有一第一端、一第二端以及一閘極端，該第五電晶體的該第一端電性連接至該第二電壓源，該第五電晶體的該第二端電性連接至該第二電晶體的該第二端，而該第五電晶體的該閘極端則用以接收該第一掃描訊號；一第一電容，該第一電容電性連接於該第二電晶體的該 閘極端與該第二電晶體的該第一端之間；以及一第二電容，該第二電容電性連接於該第二電晶體的該第一端與一第二掃描訊號之間。
  9. 如申請專利範圍第8項所述之電激發光畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體與該開關電晶體皆為同型電晶體。
  10. 如申請專利範圍第8項所述之電激發光畫素電路，其中該第一電壓源與該第二電壓源皆為固定電壓，且該第一電壓源的位準相反於該第二電壓源的位準。
  11. 如申請專利範圍第8項所述之電激發光畫素電路，另包含一重置期間，一補償期間，一資料寫入期間，以及一發光期間，其中該第一掃描訊號在該重置期間以及該補償期間位於一第一位準，該第一掃描訊號在該資料寫入期間以及該發光期間位於一第二位準；該第二掃描訊號在該重置期間位於該第一位準，該第二掃描訊號在該補償期間的起始時由該第一位準轉態至該第二位準；該第三掃描訊號在該重置期間、該補償期間以及該發光期間位於該第二位準，該第三掃描訊號在該資料寫入期間位於該第一位準；以及該控制訊號在該重置期間、該補償期間以及該資料寫入期間時位於該第二位準，該控制訊號在該發光期間時位於該第一位準。
TW102125567A 2012-11-21 2013-07-17 電激發光畫素電路 TWI492206B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102125567A TWI492206B (zh) 2012-11-21 2013-07-17 電激發光畫素電路
CN201310339702.8A CN103489399B (zh) 2012-11-21 2013-08-06 电激发光像素电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101143485 2012-11-21
TW102125567A TWI492206B (zh) 2012-11-21 2013-07-17 電激發光畫素電路

Publications (2)

Publication Number Publication Date
TW201421442A TW201421442A (zh) 2014-06-01
TWI492206B true TWI492206B (zh) 2015-07-11

Family

ID=48496826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125567A TWI492206B (zh) 2012-11-21 2013-07-17 電激發光畫素電路

Country Status (2)

Country Link
CN (1) CN103137069A (zh)
TW (1) TWI492206B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181280B2 (en) 2015-07-16 2019-01-15 Au Optronics Corporation Charge sharing pixel circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282823B2 (ja) 2013-09-02 2018-02-21 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
CN104134427B (zh) * 2014-08-06 2016-08-24 友达光电股份有限公司 像素电路
TWI554997B (zh) * 2015-03-10 2016-10-21 友達光電股份有限公司 畫素結構
US10535297B2 (en) * 2016-11-14 2020-01-14 Int Tech Co., Ltd. Display comprising an irregular-shape active area and method of driving the display
CN107274828B (zh) * 2017-06-09 2019-04-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109727571A (zh) * 2017-10-31 2019-05-07 昆山国显光电有限公司 一种像素电路和显示装置
TWI682381B (zh) * 2018-10-17 2020-01-11 友達光電股份有限公司 畫素電路、顯示裝置及畫素電路驅動方法
TWI688934B (zh) * 2018-12-07 2020-03-21 友達光電股份有限公司 畫素電路
TWI695363B (zh) * 2019-03-26 2020-06-01 友達光電股份有限公司 畫素電路
CN111540302A (zh) * 2020-01-16 2020-08-14 重庆康佳光电技术研究院有限公司 一种电压补偿电路及显示器
CN111540303A (zh) * 2020-01-17 2020-08-14 重庆康佳光电技术研究院有限公司 一种驱动电路及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577453A (zh) * 2003-07-07 2005-02-09 三星Sdi株式会社 有机发光器件像素电路及其驱动方法
TW201207817A (en) * 2010-08-10 2012-02-16 Samsung Mobile Display Co Ltd Organic light emitting display and driving method thereof
US20120147060A1 (en) * 2010-12-10 2012-06-14 Jin-Tae Jeong Pixel, display device including the same, and driving method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100592641B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 화소 회로 및 그것을 채용한 유기 발광 표시 장치
KR100815756B1 (ko) * 2006-11-14 2008-03-20 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR100902221B1 (ko) * 2008-01-28 2009-06-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN101763807A (zh) * 2010-01-14 2010-06-30 友达光电股份有限公司 发光元件的驱动装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577453A (zh) * 2003-07-07 2005-02-09 三星Sdi株式会社 有机发光器件像素电路及其驱动方法
TW201207817A (en) * 2010-08-10 2012-02-16 Samsung Mobile Display Co Ltd Organic light emitting display and driving method thereof
US20120147060A1 (en) * 2010-12-10 2012-06-14 Jin-Tae Jeong Pixel, display device including the same, and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181280B2 (en) 2015-07-16 2019-01-15 Au Optronics Corporation Charge sharing pixel circuit

Also Published As

Publication number Publication date
CN103137069A (zh) 2013-06-05
TW201421442A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI492206B (zh) 電激發光畫素電路
CN106205490B (zh) 有机发光显示器
TWI415076B (zh) 有機發光二極體之像素驅動電路
JP6142178B2 (ja) 表示装置および駆動方法
TWI498873B (zh) 有機發光二極體電路及其驅動方法
WO2016161866A1 (zh) 像素电路及其驱动方法、显示装置
CN109243369A (zh) 显示面板、像素电路的驱动方法及显示装置
TWI410929B (zh) 有機發光二極體的畫素電路及其顯示器與驅動方法
WO2016045261A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
CN104021754B (zh) 一种像素电路、有机电致发光显示面板及显示装置
TWI517125B (zh) 畫素驅動電路
US9966006B2 (en) Organic light-emitting diode pixel circuit, display apparatus and control method
CN104809989A (zh) 一种像素电路、其驱动方法及相关装置
WO2016086626A1 (zh) 一种像素驱动电路、像素驱动方法和显示装置
TWI479467B (zh) 畫素及其畫素電路
WO2017049849A1 (zh) 一种驱动电路及其驱动方法和显示装置
US9514678B2 (en) Pixel and organic light emitting display device using the same
CN109545142A (zh) 像素驱动电路、方法、显示面板和显示装置
CN107393475A (zh) 像素驱动电路、像素驱动方法和显示装置
TW201539414A (zh) 畫素電路及採用此畫素電路之顯示裝置
CN101286297A (zh) 有机发光显示器及驱动方法
CN105489168A (zh) 像素驱动电路、像素驱动方法和显示装置
WO2015051682A1 (zh) 像素电路及其驱动方法、薄膜晶体管背板
TW201314656A (zh) 畫素電路及其驅動方法
CN104575367A (zh) 一种像素电路及其驱动方法和应用