CN1087492C - 一种半导体器件及其制造工艺 - Google Patents
一种半导体器件及其制造工艺 Download PDFInfo
- Publication number
- CN1087492C CN1087492C CN96105708A CN96105708A CN1087492C CN 1087492 C CN1087492 C CN 1087492C CN 96105708 A CN96105708 A CN 96105708A CN 96105708 A CN96105708 A CN 96105708A CN 1087492 C CN1087492 C CN 1087492C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- layer
- contact hole
- silicon
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000000034 method Methods 0.000 title description 21
- 230000008569 process Effects 0.000 title description 15
- 238000004519 manufacturing process Methods 0.000 title description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005260 corrosion Methods 0.000 claims abstract description 4
- 230000007797 corrosion Effects 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 13
- 238000003475 lamination Methods 0.000 claims 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000001556 precipitation Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 150000003377 silicon compounds Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 30
- 230000005669 field effect Effects 0.000 abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 1
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 92
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 22
- 229910052719 titanium Inorganic materials 0.000 description 22
- 239000010936 titanium Substances 0.000 description 22
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- FUWMBNHWYXZLJA-UHFFFAOYSA-N [Si+4].[O-2].[Ti+4].[O-2].[O-2].[O-2] Chemical compound [Si+4].[O-2].[Ti+4].[O-2].[O-2].[O-2] FUWMBNHWYXZLJA-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- HEHINIICWNIGNO-UHFFFAOYSA-N oxosilicon;titanium Chemical class [Ti].[Si]=O HEHINIICWNIGNO-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一个MIS型场效应晶体管具有用硅化钛层(26a)覆盖的源/漏区(25e)，硅化钛层与埋入硅基片(20)的被埋入置的绝缘结构24相接，接触孔(27a)在氧化硅的中间绝缘层27中形成，中间绝缘层(27)暴露一部分上氮化硅层(23)和一部分硅化钛层(26a)于该接触孔(27a)，当中间绝缘层(27)被有选择地腐蚀以形成接触孔(27a)，上氮气硅层(23)就作为阻蚀层，接触孔(27a)绝不会到达埋置绝缘结构(24)下面的硅基片(20)。
Description
本发明涉及一种半导体器件及其制造工艺，特别是涉及，一种具有和埋入绝缘区共面的杂质区相通的接触孔的半导体器件及其制造工艺。
一种半导体电路器件，它具有在半导体基片上制造的电路元件，布线遍布在半导体基片上层压的中间绝缘层上。接触孔在中间绝缘层中形成，布线通过接触孔在电路元件之间形成信号通路。
制造厂逐渐增加半导体集成电路器件的集成密度，于是就使电路元件小型化。一个MOS(金属一氧化物一半导体)型场效应晶体管，是半导体集成电路器件的典型电路元件，若干非常小的MOS型场效应晶体管集成在半导体基片上。源区和漏区做得很浅，高熔点的金属氧化硅层压在源区和漏区上以保持低电阻。
图1A到1D，形成和层压在杂质区上的高熔点金属硅化物层相通的接触孔的现有技术工序。现有技术工艺如下。
一个P型硅基片1通过采用硅的局部氧化LOCOS(LocalOxidation of Silicon)技术被选择性地氧化，氧化硅的厚氧化区域层2便生长在P型硅基片1的主表面上。厚氧化区域层2从P型硅基片1的主表面上凸起，形成分配给电路元件，例如MOS型场效应晶体管的有源区域。
虽然未示出，薄栅氧化膜就生长在该有源区域上，并且多晶硅栅极被构图在薄栅氧化膜上。侧壁隔片(未示出)，是由氧化硅形成，并且被安排在栅电极的侧表面上。栅氧化层，多晶硅栅电极和侧壁隔片一起形成栅结构。
N型掺杂杂质被离子注入到多晶硅栅电极和有源区域中，n型源/漏区1a和1b通过热处理，以和栅极结构自对准方式形成在有源区域上。
钛靶被溅射，钛淀积在所得结构的全部表面上。钛层3被热处理，钛和硅和多晶硅进行反应。结果，钛层3部分地被转变成钛化硅3a和3b。不过，钛不能和氧化硅起反应，钛部分3c保留在侧隔片和厚场氧化层2上，如图1A所示。
用含铵和过氧化氢的腐蚀溶液将剩余的钛3c腐蚀掉。钛化硅留在n型源和漏区1a和1b，以及多晶硅栅极(未示出)上，n型源区和漏区1a/1b被钛化硅层3a和3b覆盖在上面。
绝缘基片，例如氧化硅和硼磷硅玻璃，沉积在结构的整个表面，形成中间绝缘层4，如图1B所示。
其后，通过平板印制技术，在中间绝缘层4上形成光掩模5。光掩模5有一个开孔5a，它等同于图1c所示的接触孔。虽然印制技术试图在合适位置5b，即开孔5a正好被嵌套在n型源区域1a的位置上形成光掩模，但是光掩模5却常偏离合适位置5b，开孔5a部分位于n型源区域1a上和部分位于在厚场氧化区域层2上。
使用光掩模5，中间绝缘层就被有选择地腐蚀掉，一个接触孔4a就在中间绝缘层4中形成。钛化硅层3a保护n型源区1a防止腐蚀剂。不过，腐蚀剂部分地腐蚀了厚场氧化区域层2，于是接触孔4a就达到厚场氧化区域层2下面的P型硅基片1，如图1D所示。
当接触孔4a被钨片(未示出)塞住的时候，钨插件就保持和钛硅氧化层3a和P型硅基片1两者接触，而将布线条(未示出)和P型硅基片1短路。
为了防止不希望有的短路，就需要一个合适的嵌套配合公差。当接触孔4a直径是0.5微米，制造厂就要考虑嵌套配合公差，并且把n型源区设计成至少1.0微米宽。
不过，这样一个宽的杂质区会引起大的寄生电容，从而损坏信号的传播特性。
日本未审查申请的专利公报，61-224414号公开了一种有效防止对准不良的接触孔结构。图2A和2B解释了该待审申请的日本专利公报所公开的第二种现有技术工艺。
第二种现有技术工艺在钛层10淀积以前，与第一种现有技术工艺类似。钛层10层压在厚场氧化区域11上，n型杂质区12a/12b形成在厚场氧化区域层11两侧上的P型硅基片12中。
钛层10是50毫微米厚，它在摄氏温度700度条件下经受10秒钟的热处理。钛和硅反应生成钛化硅。在加热的时候，钛化硅区10a和10b向旁边延伸至少1微米，厚场氧化区域层11部分地被钛化硅区10a和10b覆盖。钛部分10c只剩下厚场氧化区域层11的中心部分上的那一部分，如图2A所示。
剩余的钛10c，用含有铵和过氧化氢的腐蚀剂腐蚀掉，钛化硅层10a和10b留在n型杂质区10a/10b和厚场氧化区域层11的周边区域上。所得结构被中间绝缘层13盖住了，在中间绝缘层13上设置一个光掩模14。通过使用光掩模14，中间绝缘层13被有选择地腐蚀掉，一个接触孔13a就形成在中间绝缘层13之中，如图2B所示。
如果光掩模14偏离了合适的位置14a，接触孔13a就不会正好嵌套在n型杂质区12a中。不过，钛化硅层10a不让腐蚀剂侵蚀厚场氧化区域层11，所以不希望有的短路就不会发生。
因此，宽的钛硅化物层10a消除了对准不良，制造厂就不需要加宽n型杂质区12a。窄n型杂质区12a减少了分布电容，改进了半导体集成电路器件的信号传播特性。
但是，第二个现有技术工艺几乎不用于下一代半导体集成电路组件中所含的小接触孔。日本专利未审查申请61-224414号详细地公开了一条钛化硅延伸长度和热处理时间的关系曲线，图3示出了这条曲线。曲线指示我们钛化硅是迅速延伸的。当接触孔和杂质区直径为1微米，宽2-3微米的时候，第二现有技术工艺是可用的。不过，如果接触小孔进一步缩小，钛化硅就趋于桥接在两侧上的杂质区之间的厚场氧化区域上。
本发明的一个主要目的是提供一种半导体器件，它不会由于杂质区和接触孔的对准不良而造成短路。
本发明的另一个目的是提供一种制造无短路的半导体组件的制造工艺。
为实现上述目的，本发明提议使用埋入隔离构件作为阻蚀件。
按照本发明的一个目的，提供一种半导体器件，它包括：提供接触表面的导电区；与导电区相邻的绝缘区，其上表面与接触表面共面；一个与导电区电连接的接触构件，其一部分安排在导电区上，一部分安排在绝缘区上。
按照本发明的另一个方面，是提供一种制造在半导体基片上的半导体集成电路器件，它包括：埋入半导体基片的表面部分的一个埋入的绝缘构件，它具有第一绝缘体的上层，埋入的绝缘构件至少在半导体基片中的至少一个有源区域上形成；至少一个电路元件，它包括在至少一个有源区域中形成的导电区该导电区与被埋入的绝缘构件的上层接触；一个在半导体基片上延伸的由第二绝缘物质形成的中间绝缘层，暴露导电区的一部分和埋入绝缘构件的上层的一部分于接触孔中；一个接触构件形成在接触孔中，保持与导电区的那部分和埋入的绝缘构件的上层的那一部分接触；一个导线条在中间绝缘层上延伸，通过接触构件与导电区电连接。
按照本发明的又一个方面，是提供一种制造半导体器件的工艺，它包括如下步骤：使导电区和绝缘区完全共面；形成一个接触构件以保持和导电区的一部分和绝缘区的一部分接触。
根据本发明的又一方面，提供一个制造半导体器件的工艺，它包括如下步骤：a)准备一个半导体基片；b)形成一个埋入半导体基片的表面部分的埋入绝缘构件，具有一个由第一绝缘体形成的上层；c)形成至少一个电路元件，它包括一个在半导体基片的另一个表面部分上形成的与埋入的绝缘构件的上层连接的导电区；d)以和第一绝缘体不同的第二绝缘体形成中间绝缘层覆盖埋入的绝缘结构的上层和至少一个电路元件；e)通过使用在第一绝缘体和第二绝缘体之间进行选择的腐蚀剂，有选择地腐蚀中间绝缘层，以形成一个接触孔，导电区的一部分和埋入的绝缘构件的上层的一部分暴露于接触孔中；f)在接触孔中形成一个接触构件，以便保持和导电区的一部分及和被埋入的绝缘构件的上层的一部分相接触；g)形成一个布线条，通过接触构件与导电区连接。
本发明半导体组件的特点和优点及其制造通过下面的结合附图的说明就会变得十分清楚：
图1A至1D剖面图，是表示制造半导体集成电路器件的第一个
现有技术工序；
图2A和2B剖面图，是表示制造半导体集成电路器件的第二个
现有技术的工序；
图3曲线表示按照日本待审查申请专利公报，61-224414号中公开的以热处理时间与钛硅化物的延伸长度的关系图；
图4A至4D的横截面表示制造本发明半导体器件的工序；
图5曲线为按照在杂质区和接触孔之间的搭接长度表示的接触电阻。
图4A至4F解释制造实现本发明的MIS(金属-绝缘体-半导体)型场效应晶体管的工艺。MIS型场效应晶体管与其它电路元件一起形成一个集成电路。
工序从准备轻掺杂的P型硅基片20开始，通过印刷技术，光掩模(未示出)被提供在P型硅基片20的主表面上。光掩模暴露一个配给绝缘区的主表面的面积。被暴露的面积非均质地被腐蚀掉，沟21被形成在被暴露的面积中。沟21深300毫微米。
通过化学汽相淀积法，光掩模被剥去，在P型硅基片20的整个表面上淀积了氧化硅厚达400毫微米。氧化硅填充了沟21并且膨胀。氧化硅层无掩模地被均匀地腐蚀掉200毫微米厚。结果，氧化硅层22留在沟21中，氧化硅层的上表面22自P型硅基片20开始，深100毫微米。P型硅基片20的主表面又重新被暴露。
其后，通过化学汽相淀积法，淀积300毫微米厚的氮化硅，氧化硅层22和P型硅基片20的主表面被氮化硅盖住，如图4A所示。
氮化硅层23通过化学机械抛光技术被均匀地除去，直到P型硅基片20的主表面重新暴露为止。结果，埋置的绝缘构件24就形成在沟22中，它具有一个光滑的上表面24a，上表面24a与P型硅基片20的主表面完全共面。所埋置的绝缘构件24形成了配给电路元件的有源区域。有源区域之一被分配给n沟道MIS(金属-绝缘-半导体)型场效应晶体管25。虽然n沟道MIS型晶体管25是和其它MIS型场效应晶体管一起被制造在有源区域上，为简单起见，这里只集中描述n沟道MIS型场效应晶体管25。
有源区域被热氧化，分别被薄的氧化硅层盖住。多晶硅通过化学汽相淀积法，淀积在结构，即薄氧化硅层和埋置的绝缘构件24的整个表面上。一个合适的光掩模被安排在多晶硅层上，多晶硅层被有选择地腐蚀掉，从而形成一个栅电极25a。
氧化硅被沉积在所得构件的整个表面上，氧化硅层和薄的氧化硅层被各向导性地腐蚀，由此在栅极25a的侧表面上形成边壁隔片25b并在栅极25a下面形成薄栅绝缘层25c。
N型掺杂杂质，例如砷，以离子注入到栅极25a和有源区域中去的，重掺杂的n型杂质区，以和侧壁隔片25b自对准的方式被形成在有源区域中。离子注入的砷通过热处理而被激活，重掺杂n型源/漏区25d和25e由重掺杂n型杂质区形成，所图4B所示。
其后，溅射钛靶(未示出)，钛层26在所得结构的整个表面上淀积40毫微米厚。钛层26在摄氏650度被加热30秒。然后，钛和硅/多晶硅进行反应，钛层26被有选择地转化成钛硅化物区26a。不过，钛不和氧化硅和氮化硅起反应，钛区26b留在了侧壁隔片25b和埋置的绝缘构件24上，如图4c所示。
钛区26b被含有铵和过氧化氢的腐蚀剂腐蚀掉，只有硅化钛区26a被留在重掺杂的n型源/漏区25d/25e和多晶硅栅极25a上，如图4D所示。
在这种情况下，n型源/漏区25e和在其上形成的钛化硅层26a联合形成一个导电区。
其后，通过在所得结构的全部表面上使用化学汽相淀积氧化硅达100毫微米厚，氧化硅层被一个900毫微米厚的硼磷硅玻璃盖住。硼磷硅玻璃层在摄氏800°下，被进行回流30秒。
氧化硅层和硼磷硅玻璃层共同形成一个中间绝缘层27。
在中间绝缘层27上设置一个合适的光致抗蚀掩膜(未示出)，它具有一个开孔，相当于在中间绝缘层27中形成的接触孔。在这种情况下，所形成的接触孔直径是0.5微米，开孔的位置应使重掺杂的n型源/漏区25e上的钛硅化物区26a被暴露于0.15微米宽的接触孔。
使用光掩模，中间绝缘层27被各向异性地腐蚀掉，从而在内绝缘层27中形成接触孔27a。氮化硅层23用作止蚀剂，接触孔27a不能到达P型硅基片20。换言之，钛化硅层26a和氮化硅层23在其上表面终止各向异性蚀刻。
通过溅射技术，钛化硅在结构的整个表面上淀积到30毫微米厚。钛化硅层28在被暴露的结构表面上按地形形状延伸。形成接触孔27a的内表层被钛化硅层28盖住。钛化硅层28保持和钛化硅区26a和暴露于接触孔27a的埋置的绝缘结构24的氮化硅层23接触。通过溅射技术，氮化钛进一步被淀积在硅化钛层28上达50毫微米厚，氮化钛层29作为一个阻挡金属层。氮化钛层29地形状地延伸，并在接触孔27a内侧形成一个凹槽28a。
通过化学汽相沉淀，钨在氮化钛层29整个暴露表面上淀积1.5微米厚，钨从凹槽28a膨胀出。钨层无掩模地被均匀腐蚀，在凹槽28a中形成一个钨插件30，如图4E所示。
通过溅射技术，铝和铝合金在被暴露的氮化钛层29的整个表面上和钨插件30的上表面上淀积到500毫微米厚，一个合适的光掩模被安排在铝/铝合金层上。用光掩模，连续地将铝/铝合金层，氮化钛层29和钛化硅层28腐蚀掉，铝条31由铝/铝合金层构图。铝条31，氮化钛条钛化硅条共同形成中间绝缘层27上的金属布线31，如图4F所示。
铝条31通过钨插件30和氮化钛/硅化钛条与n型源/漏区25e上与钛化硅区26a电连接。
在这种情况下，钨插件30，氮化钛物条和钛化硅物条作为一个整体构成一个接触构件。
本发明人测量过跨接在钛化硅区26a上的接触电阻。接触孔27a直径是0.5微米，本发明人改变暴露于接触孔27a的钛化硅区26a的宽度。接触电阻的变化用曲线PL表示，如图5所示。可以认为，对于宽度不小于0.15微米来说，接触电阻是不变的。
当接触孔27a在中间绝缘层27中形成的时候，光掩模可能偏离合适的位置。不过，如果钛化硅层26a被暴露于接触孔27a至少0.15微米，则接触电阻就不损害信号传播特性。换言之，n型源/漏区25e的宽度由于本发明接触结构的优点而被缩小了。实际上，当接触孔27a直径是0.5微米的时候，n型源/漏区25e的宽度被减小到0.5微米，而不会出现短路。
窄n型源/漏区减小了分布电容，信号传播会进一步加快。
虽然本发明的具体实施例已如上述，很明显，对于本技术领域的技术人员来说，在不脱离本发明精神和范围的情况下，可以对其作出各种变化及修改。
例如通过本发明的工艺，一个P沟道型MIS晶体管可以被制造在n型沟槽上或n型硅基片上。
再有，双极型晶体管或其它电路元件例如，电阻器或电容器可以制造在有效工作面积上，而不和MIS型场效应晶体管25装在一起。
Claims (15)
1.一种在半导体基片(20)上制造的半导体集成电路组件，包括：
一个埋入上述半导体基片(20)的表面部分的埋入绝缘结构(24)，它具有由第一绝缘体形成的上层(23)，上述被埋入的绝缘结构在上述半导体结构(20)中至少形成一个有源区；
至少一个电路元件(25)，它包括一个在上述至少一个有源区中形成并与上述被埋入的绝缘结构(24)相连接的导电区(25e/26a)；
一个由不同于所述第一绝缘体的第二绝缘体形成的中间绝缘层(27)，在上述半导体基片上延伸，它具有一个接触孔(27a)；
一个在上述接触孔(27a)中形成的接触构件(28/29/30)，它和上述导电区(25e/26a)电连接；并且
一个导线当(31)布置在上述中间绝缘层上，通过接触结构和上述导电区连接，其特征在于，
上述中间绝缘层(27)暴露出一部分导电区和一部分被埋入的绝缘结构(24)的上层(23)于上述的接触孔(27a)，从而使上述接触结构(28/29/30)保持与上述导电区的上述部分和上述被埋入的绝缘结构的上述层的上述部分接触。
2.一种如上述权利要求1所述的半导体阻件，其中上述导电区(25e/26a)的上述部分和上述接触结构(28/29/30)彼此重叠至少0.15微米。
3.一种如上述权利要求1所述的半导体组件，其中上述半导体区具有一个在至少一有效工作面积中形成的杂质区(25e)和一个层压在上述杂质区(25e)上的高熔点金属硅氧化物层(26a)。
4.如权利要求3所述的半导体组件，其中上述杂质区(25e)，上述高溶点金属硅氧化物层(26a)和上述半导体基片(20)是一个用第一掺杂杂质掺杂的硅区，而用第二掺杂杂质掺杂的钛硅化物层和一个硅层在导电类型方面与上述第一掺杂杂质相反。
5.一种如上述权利要求1所述的半导体组件，其中上述被埋入的绝缘构件(24)包括上述硅氮化物的上层(23)和安排在上述上层下面的硅氧化物的下层(22)，并且
上述中间绝缘层(27)包括硅氧化物的下层，它与上述导电区和上述埋入的绝缘结构(24)的上层(23)保持接触。
6.一种如上述权利要求1所述的半导体组件，其中上述接触结构包括：
一个高熔点的硅化合物层(28)，地形状地分布在上述中间绝缘层(27)的内表面，并在上述接触孔(27a)中形成一个第一槽，
一个层压在高溶点硅上的阻挡层(29)，用于在上述第一凹槽中形成一个第二凹槽，并且，一个导电插片(30)填入上述第二凹槽中。
7.一种如上述权利要求6所述的半导体组件，其中，所述导电区具有一个在上述至少一个有效工作面积中形成的杂质区(25e)和在上述杂质区(25e)上层压的一个第一钛硅化物层(26a)，并且上述接触结构包括一个第二钛硅化物层(28)，地形状分布在上述中间绝缘层(27)的内表面上，并在上述接触孔中形成一个第一凹槽，一个层压在上述第二钛硅化物上的钛氮化物层(29)，用于在上述第一凹槽中形成一个第二凹槽，和一个钨插件(30)，填充在上述第二凹槽之中。
8.一种制造半导体组件的工艺，包括如下步骤
a)准备一个半导体基片(20)；
b)形成一个埋在上述半导体基片的上述表面部分中的被埋的绝缘结构(24)，它具有第一绝缘体形状的上层；
c)形成至少一个电路元件(25)，包括一个在上述半导体基片另一表面部分上形成的导电部分，该导电部分与所埋入的绝缘结构的上述上层相接；
d)盖住上述被埋的绝缘结构(24)的上层(23)，和盖住具有不同于第一绝缘体形状的中间绝缘层27的至少一个电路元件(25)；
e)使用在上述第一绝缘体和上述第二绝缘体之间的选择性腐蚀剂有选择地腐蚀掉上述中间绝缘层，从而形成一个接触孔(27a)，上述导电区(25e/26a)的一部分和上述被埋入的绝缘结构(24)的上述上层(23)的一部分被暴露于上述的接触孔(27a)；
f)在上述接触孔(27a)中形成一个接触结构(28/29/30)从而与上述导电区(25e/26a)的上述部分和上述埋入的绝缘结构(24)的上层(23)的上述部分接触；并且
g)形成一个导线条(31)，通过上述接触结构(28/29/30)与上述导电区(25e/26a)电连接。
9.一种如上述权利要求8所述的工艺，其中上述步骤b)包括子步骤有
b-1)在上述半导体基片(20)的上述表面部分形成一个沟(21)，
b-2)沉积一个低层在被暴露的表面上，从而使它在上述半导体基片(20)的上面从上述的沟(21)向外膨胀，
b-3)均匀地腐蚀上述低层以及重新暴露上述半导体基片，上述降落层的一部分被保留在上述沟(21)的底部中，
b-4)沉淀上述第一绝缘体在上述沟中的上述降落层的上述部分(22)和上述半导体基片(20)上；
b-5)抛光上述第一绝缘体直到上述半导体基片被再次暴露为止，从而在上述降落层的上述部分上，层压上述第一绝缘体的上层(23)。
10.一种如权利要求8所述的工艺，其中上述步骤c)包括子步骤
c-1)在上述半导体基片(20)的另一表面部分中形成一个杂质区(25e)，
c-2)沉积一个高熔点金属层(26)在上述杂质区(25e)上，
c-3)把与上述杂质区(25e)保持接触的上述高溶点金属层的一部分转化为一个高熔点金属硅化物层(26a)，和
c-4)选择性地剥去上述高熔点金属层的其它部分，以便在上述杂质区上保留高熔点金属硅化物层(26a)，上述杂质区(25e)和上述高熔点金属硅氧化物层(26a)共同形成上述导电区。
11.如上述权利要求8所述的工艺，其中上述导电区包括在上述其它表面部分中形成的杂质区和在上述杂质区(25e)上层压的第一高熔点金属硅化物层(26a)，
上述步骤f)包括子步骤：
f-1)按地形地在上述中间绝缘层(27)的内表面上沉积一个第二高熔点金属氧化物层(28)，以便在上述接触孔(27a)中形成一个第一凹槽，
f-2)按地形地在上述第二高熔点金属氧化硅层上沉积一个阻挡层(29)，以便在上述第一凹槽中形成一个第二凹槽，
f-3)在上述阻挡层上沉积一个高熔点金属层以便从上述第二凹槽膨胀，并且
f-4)均匀地脱去上述高熔点金属以便把高熔点金属插片(30)留在上述第二凹槽中。
12.如上述权利要求8所述的工艺，其中上述导电区(25e/26a)的上述部分被暴露于上述接触孔中至少0.15微米。
13.如上述权利要求8所述的工艺，其中上述第一绝缘体和上述第二绝缘体是硅氮化物和硅氧化物。
14.如上述权利要求10中所述的工艺，其中当上述中间绝缘层(27)被有选择地腐蚀掉以形成上述接触孔(27a)的时候，上述被埋入的绝缘结构(24)的上层就当作一个腐蚀停止层。
15.如上述权利要求14所述的工艺，其中上述高熔点金属硅化物层(26a)和上述被埋入的绝缘结构(24)限定其上表面上的腐蚀。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32226/95 | 1995-02-21 | ||
| JP7032226A JP3022744B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1141510A CN1141510A (zh) | 1997-01-29 |
| CN1087492C true CN1087492C (zh) | 2002-07-10 |
Family
ID=12353060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96105708A Expired - Fee Related CN1087492C (zh) | 1995-02-21 | 1996-02-21 | 一种半导体器件及其制造工艺 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5804862A (zh) |
| JP (1) | JP3022744B2 (zh) |
| KR (1) | KR100255412B1 (zh) |
| CN (1) | CN1087492C (zh) |
| TW (1) | TW303491B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281562B1 (en) * | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
| JP3058112B2 (ja) * | 1997-02-27 | 2000-07-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
| JP3120750B2 (ja) * | 1997-03-14 | 2000-12-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6146978A (en) * | 1998-05-06 | 2000-11-14 | Advanced Micro Devices, Inc. | Integrated circuit having an interlevel interconnect coupled to a source/drain region(s) with source/drain region(s) boundary overlap and reduced parasitic capacitance |
| JP2000012687A (ja) * | 1998-06-23 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6406987B1 (en) * | 1998-09-08 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company | Method for making borderless contacts to active device regions and overlaying shallow trench isolation regions |
| US6133105A (en) * | 1999-04-27 | 2000-10-17 | United Microelectronics Corp. | Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure |
| KR100518530B1 (ko) * | 1999-06-17 | 2005-10-04 | 삼성전자주식회사 | 보더리스 콘택홀을 갖는 반도체 소자 및 그 제조방법 |
| US6211021B1 (en) * | 1999-07-26 | 2001-04-03 | United Microelectronics Corp. | Method for forming a borderless contact |
| JP2001196380A (ja) | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6462417B1 (en) * | 2000-12-18 | 2002-10-08 | Advanced Micro Devices, Inc. | Coherent alloy diffusion barrier for integrated circuit interconnects |
| KR20030001972A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2003017555A (ja) | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
| JP2009065176A (ja) * | 2008-10-02 | 2009-03-26 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| CN103367148B (zh) * | 2012-03-29 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
| CN103594417A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
| JP2015122471A (ja) * | 2013-11-20 | 2015-07-02 | マイクロン テクノロジー， インク． | 半導体装置およびその製造方法 |
| US9397181B2 (en) | 2014-03-19 | 2016-07-19 | International Business Machines Corporation | Diffusion-controlled oxygen depletion of semiconductor contact interface |
| US9443772B2 (en) | 2014-03-19 | 2016-09-13 | Globalfoundries Inc. | Diffusion-controlled semiconductor contact creation |
| CN105225944A (zh) * | 2014-06-06 | 2016-01-06 | 北大方正集团有限公司 | 一种金属层去除方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224414A (ja) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | 半導体装置の製造方法 |
| EP0513639A2 (en) * | 1991-05-16 | 1992-11-19 | International Business Machines Corporation | Semiconductor field effect transistor device and fabrication thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4505333A (en) * | 1981-09-02 | 1985-03-19 | Ricks Sr Tom E | Methods of and means for low volume wellhead compression hydrocarbon _gas |
| JPS59204236A (ja) * | 1983-05-06 | 1984-11-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62190847A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| NL8701032A (nl) * | 1987-05-01 | 1988-12-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen. |
| US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
| JPH03285344A (ja) * | 1990-03-31 | 1991-12-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3018383B2 (ja) * | 1990-04-03 | 2000-03-13 | ソニー株式会社 | 配線形成方法 |
| US5268329A (en) * | 1990-05-31 | 1993-12-07 | At&T Bell Laboratories | Method of fabricating an integrated circuit interconnection |
| JP2570473B2 (ja) * | 1990-07-13 | 1997-01-08 | 三菱電機株式会社 | 半導体装置における素子分離方法 |
| EP0469215B1 (en) * | 1990-07-31 | 1995-11-22 | International Business Machines Corporation | Method of forming stacked tungsten gate PFET devices and structures resulting therefrom |
| JP3285934B2 (ja) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0529717A3 (en) * | 1991-08-23 | 1993-09-22 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device having overlapping contacts |
| KR960005248B1 (ko) * | 1991-10-24 | 1996-04-23 | 마쯔시다덴기산교 가부시기가이샤 | 반도체기억장치 및 그 제조방법 |
| US5244827A (en) * | 1991-10-31 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method for planarized isolation for cmos devices |
| JP2934353B2 (ja) * | 1992-06-24 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5268330A (en) * | 1992-12-11 | 1993-12-07 | International Business Machines Corporation | Process for improving sheet resistance of an integrated circuit device gate |
| US5244837A (en) * | 1993-03-19 | 1993-09-14 | Micron Semiconductor, Inc. | Semiconductor electrical interconnection methods |
| JPH0714918A (ja) * | 1993-06-17 | 1995-01-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5604159A (en) * | 1994-01-31 | 1997-02-18 | Motorola, Inc. | Method of making a contact structure |
| US5380671A (en) * | 1994-06-13 | 1995-01-10 | United Microelectronics Corporation | Method of making non-trenched buried contact for VLSI devices |
| US5428240A (en) * | 1994-07-07 | 1995-06-27 | United Microelectronics Corp. | Source/drain structural configuration for MOSFET integrated circuit devices |
-
1995
- 1995-02-21 JP JP7032226A patent/JP3022744B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-20 US US08/604,129 patent/US5804862A/en not_active Expired - Fee Related
- 1996-02-21 CN CN96105708A patent/CN1087492C/zh not_active Expired - Fee Related
- 1996-02-21 KR KR1019960004999A patent/KR100255412B1/ko not_active IP Right Cessation
- 1996-02-23 TW TW085102061A patent/TW303491B/zh active
-
1997
- 1997-01-22 US US08/787,236 patent/US5972774A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224414A (ja) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | 半導体装置の製造方法 |
| EP0513639A2 (en) * | 1991-05-16 | 1992-11-19 | International Business Machines Corporation | Semiconductor field effect transistor device and fabrication thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1141510A (zh) | 1997-01-29 |
| JP3022744B2 (ja) | 2000-03-21 |
| JPH08227938A (ja) | 1996-09-03 |
| US5804862A (en) | 1998-09-08 |
| US5972774A (en) | 1999-10-26 |
| TW303491B (zh) | 1997-04-21 |
| KR100255412B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1087492C (zh) | 一种半导体器件及其制造工艺 | |
| KR890004463B1 (ko) | 금속 전극 배선막을 가진 반도체 장치 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| US6274452B1 (en) | Semiconductor device having multilayer interconnection structure and method for manufacturing the same | |
| US7291534B2 (en) | Method of manufacturing semiconductor device | |
| US4532696A (en) | Method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate | |
| KR101316190B1 (ko) | 반도체 집적 회로장치 및 그 제조방법 | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| KR0173458B1 (ko) | 반도체집적회로 및 그 제조방법 | |
| US5254867A (en) | Semiconductor devices having an improved gate | |
| US6847086B2 (en) | Semiconductor device and method of forming the same | |
| US6504220B2 (en) | Semiconductor device | |
| US6103608A (en) | Method of forming a contact window | |
| KR960016225B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3199114B2 (ja) | 半導体装置の製造方法 | |
| US7579264B2 (en) | Method for manufacturing an electrode structure of a MOS semiconductor device | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| KR20010053237A (ko) | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터제작 방법, 그리고 집적 회로 제작 방법 | |
| JP2002050702A (ja) | 半導体装置 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| KR970005729B1 (ko) | 반도체 장치의 제조방법 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JPH1041505A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030328 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20030328 Address after: Kawasaki, Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1029164 Country of ref document: HK |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
